RelogioFPGA

Projeto 1: Relógio Utilizando um Processador Personalizado (Design de Computadores 2ºSEM-2020)

Name		Name	Last commit message	Last commit date
Latest commit History 27 Commits
db		db
incremental_db		incremental_db
output_files		output_files
simulation		simulation
CPU.vhd		CPU.vhd
CPU.vhd.bak		CPU.vhd.bak
README.md		README.md
Relogio.archive.rpt		Relogio.archive.rpt
Relogio.qarlog		Relogio.qarlog
Relogio.qpf		Relogio.qpf
Relogio.qsf		Relogio.qsf
Relogio.qsf.bak		Relogio.qsf.bak
RelogioD.qar		RelogioD.qar
RelogioD.qarlog		RelogioD.qarlog
ULA.vhd		ULA.vhd
ULA.vhd.bak		ULA.vhd.bak
Waveform.vwf		Waveform.vwf
WaveformF.vwf		WaveformF.vwf
bancoRegistrador.vhd		bancoRegistrador.vhd
bancoRegistrador.vhd.bak		bancoRegistrador.vhd.bak
c5_pin_model_dump.txt		c5_pin_model_dump.txt
constantes.vhd		constantes.vhd
constantes.vhd.bak		constantes.vhd.bak
decodificador.vhd		decodificador.vhd
decodificador.vhd.bak		decodificador.vhd.bak
divisor.vhd		divisor.vhd
divisor.vhd.bak		divisor.vhd.bak
divisorInterface.vhd		divisorInterface.vhd
divisorInterface.vhd.bak		divisorInterface.vhd.bak
flipFlop.vhd		flipFlop.vhd
fluxoDados.vhd		fluxoDados.vhd
fluxoDados.vhd.bak		fluxoDados.vhd.bak
hex.vhd		hex.vhd
memoriaRAM.vhd		memoriaRAM.vhd
memoriaROM.vhd		memoriaROM.vhd
memoriaROM.vhd.bak		memoriaROM.vhd.bak
mux2x1.vhd		mux2x1.vhd
mux3x1.vhd		mux3x1.vhd
mux3x1.vhd.bak		mux3x1.vhd.bak
registrador.vhd		registrador.vhd
relogio.vhd		relogio.vhd
relogio.vhd.bak		relogio.vhd.bak
somador.vhd		somador.vhd
somador.vhd.bak		somador.vhd.bak
unidadeControle.vhd		unidadeControle.vhd
unidadeControle.vhd.bak		unidadeControle.vhd.bak

Provide feedback