MIPS

Projeto 2: Implementação de um processador RISC de 32 bits, compatível com o MIPS DLX (Design de Computadores 2ºSEM-2020)

Name		Name	Last commit message	Last commit date
Latest commit History 24 Commits
.vscode		.vscode
db		db
incremental_db		incremental_db
output_files		output_files
simulation/modelsim		simulation/modelsim
.gitignore		.gitignore
MIPS.archive.rpt		MIPS.archive.rpt
MIPS.qpf		MIPS.qpf
MIPS.qsf		MIPS.qsf
MIPS.qsf.bak		MIPS.qsf.bak
MIPS.sdc		MIPS.sdc
MIPS.sdc.bak		MIPS.sdc.bak
MIPS_entrega1.qar		MIPS_entrega1.qar
MIPS_entrega1.qarlog		MIPS_entrega1.qarlog
MIPS_entrega2.qar		MIPS_entrega2.qar
MIPS_entrega2.qarlog		MIPS_entrega2.qarlog
MIPS_entrega3.qar		MIPS_entrega3.qar
MIPS_entrega3.qarlog		MIPS_entrega3.qarlog
MIPS_entrega4.qar		MIPS_entrega4.qar
MIPS_entrega4.qarlog		MIPS_entrega4.qarlog
MIPS_entregaF1.qar		MIPS_entregaF1.qar
MIPS_entregaF1.qarlog		MIPS_entregaF1.qarlog
MIPS_entregaF2.qar		MIPS_entregaF2.qar
MIPS_entregaF2.qarlog		MIPS_entregaF2.qarlog
README.md		README.md
ROMcontent.mif		ROMcontent.mif
ULA.vhd		ULA.vhd
bancoRegistradores.vhd		bancoRegistradores.vhd
c5_pin_model_dump.txt		c5_pin_model_dump.txt
constantes.vhd		constantes.vhd
conversorHex7Seg.vhd		conversorHex7Seg.vhd
estendeSinal.vhd		estendeSinal.vhd
memoriaRAM.vhd		memoriaRAM.vhd
memoriaROM.vhd		memoriaROM.vhd
miniULA.vhd		miniULA.vhd
mux2x1.vhd		mux2x1.vhd
mux4x1.vhd		mux4x1.vhd
mux4x1Bit.vhd		mux4x1Bit.vhd
registrador.vhd		registrador.vhd
shifter.vhd		shifter.vhd
somador.vhd		somador.vhd
somadorConstante.vhd		somadorConstante.vhd
somadorULA.vhd		somadorULA.vhd
topLevel.vhd		topLevel.vhd
topLevel.vhd.bak		topLevel.vhd.bak
unidadeControle.vhd		unidadeControle.vhd
unidadeControleULA.vhd		unidadeControleULA.vhd

Provide feedback