From 9ab9203e0d79d897841736082cac112e56c20297 Mon Sep 17 00:00:00 2001 From: nfbot Date: Wed, 13 Sep 2023 00:42:32 +0000 Subject: [PATCH] Code style fixes Automated fixes for code style. --- targets/ChibiOS/ST_NUCLEO144_F767ZI/board.c | 240 +- targets/ChibiOS/ST_NUCLEO144_F767ZI/board.h | 2436 +++++++---------- .../common/Device_BlockStorage-DEBUG.c | 106 +- .../common/Device_BlockStorage.c | 106 +- .../ST_NUCLEO144_F767ZI/common/serialcfg.h | 7 +- .../ST_NUCLEO144_F767ZI/mbedtls_config.h | 4 +- 6 files changed, 1181 insertions(+), 1718 deletions(-) diff --git a/targets/ChibiOS/ST_NUCLEO144_F767ZI/board.c b/targets/ChibiOS/ST_NUCLEO144_F767ZI/board.c index 4041ccf612..4aa0d26410 100644 --- a/targets/ChibiOS/ST_NUCLEO144_F767ZI/board.c +++ b/targets/ChibiOS/ST_NUCLEO144_F767ZI/board.c @@ -37,52 +37,54 @@ /** * @brief Type of STM32 GPIO port setup. */ -typedef struct { - uint32_t moder; - uint32_t otyper; - uint32_t ospeedr; - uint32_t pupdr; - uint32_t odr; - uint32_t afrl; - uint32_t afrh; +typedef struct +{ + uint32_t moder; + uint32_t otyper; + uint32_t ospeedr; + uint32_t pupdr; + uint32_t odr; + uint32_t afrl; + uint32_t afrh; } gpio_setup_t; /** * @brief Type of STM32 GPIO initialization data. */ -typedef struct { +typedef struct +{ #if STM32_HAS_GPIOA || defined(__DOXYGEN__) - gpio_setup_t PAData; + gpio_setup_t PAData; #endif #if STM32_HAS_GPIOB || defined(__DOXYGEN__) - gpio_setup_t PBData; + gpio_setup_t PBData; #endif #if STM32_HAS_GPIOC || defined(__DOXYGEN__) - gpio_setup_t PCData; + gpio_setup_t PCData; #endif #if STM32_HAS_GPIOD || defined(__DOXYGEN__) - gpio_setup_t PDData; + gpio_setup_t PDData; #endif #if STM32_HAS_GPIOE || defined(__DOXYGEN__) - gpio_setup_t PEData; + gpio_setup_t PEData; #endif #if STM32_HAS_GPIOF || defined(__DOXYGEN__) - gpio_setup_t PFData; + gpio_setup_t PFData; #endif #if STM32_HAS_GPIOG || defined(__DOXYGEN__) - gpio_setup_t PGData; + gpio_setup_t PGData; #endif #if STM32_HAS_GPIOH || defined(__DOXYGEN__) - gpio_setup_t PHData; + gpio_setup_t PHData; #endif #if STM32_HAS_GPIOI || defined(__DOXYGEN__) - gpio_setup_t PIData; + gpio_setup_t PIData; #endif #if STM32_HAS_GPIOJ || defined(__DOXYGEN__) - gpio_setup_t PJData; + gpio_setup_t PJData; #endif #if STM32_HAS_GPIOK || defined(__DOXYGEN__) - gpio_setup_t PKData; + gpio_setup_t PKData; #endif } gpio_config_t; @@ -91,48 +93,103 @@ typedef struct { */ static const gpio_config_t gpio_default_config = { #if STM32_HAS_GPIOA - {VAL_GPIOA_MODER, VAL_GPIOA_OTYPER, VAL_GPIOA_OSPEEDR, VAL_GPIOA_PUPDR, - VAL_GPIOA_ODR, VAL_GPIOA_AFRL, VAL_GPIOA_AFRH}, + {VAL_GPIOA_MODER, + VAL_GPIOA_OTYPER, + VAL_GPIOA_OSPEEDR, + VAL_GPIOA_PUPDR, + VAL_GPIOA_ODR, + VAL_GPIOA_AFRL, + VAL_GPIOA_AFRH}, #endif #if STM32_HAS_GPIOB - {VAL_GPIOB_MODER, VAL_GPIOB_OTYPER, VAL_GPIOB_OSPEEDR, VAL_GPIOB_PUPDR, - VAL_GPIOB_ODR, VAL_GPIOB_AFRL, VAL_GPIOB_AFRH}, + {VAL_GPIOB_MODER, + VAL_GPIOB_OTYPER, + VAL_GPIOB_OSPEEDR, + VAL_GPIOB_PUPDR, + VAL_GPIOB_ODR, + VAL_GPIOB_AFRL, + VAL_GPIOB_AFRH}, #endif #if STM32_HAS_GPIOC - {VAL_GPIOC_MODER, VAL_GPIOC_OTYPER, VAL_GPIOC_OSPEEDR, VAL_GPIOC_PUPDR, - VAL_GPIOC_ODR, VAL_GPIOC_AFRL, VAL_GPIOC_AFRH}, + {VAL_GPIOC_MODER, + VAL_GPIOC_OTYPER, + VAL_GPIOC_OSPEEDR, + VAL_GPIOC_PUPDR, + VAL_GPIOC_ODR, + VAL_GPIOC_AFRL, + VAL_GPIOC_AFRH}, #endif #if STM32_HAS_GPIOD - {VAL_GPIOD_MODER, VAL_GPIOD_OTYPER, VAL_GPIOD_OSPEEDR, VAL_GPIOD_PUPDR, - VAL_GPIOD_ODR, VAL_GPIOD_AFRL, VAL_GPIOD_AFRH}, + {VAL_GPIOD_MODER, + VAL_GPIOD_OTYPER, + VAL_GPIOD_OSPEEDR, + VAL_GPIOD_PUPDR, + VAL_GPIOD_ODR, + VAL_GPIOD_AFRL, + VAL_GPIOD_AFRH}, #endif #if STM32_HAS_GPIOE - {VAL_GPIOE_MODER, VAL_GPIOE_OTYPER, VAL_GPIOE_OSPEEDR, VAL_GPIOE_PUPDR, - VAL_GPIOE_ODR, VAL_GPIOE_AFRL, VAL_GPIOE_AFRH}, + {VAL_GPIOE_MODER, + VAL_GPIOE_OTYPER, + VAL_GPIOE_OSPEEDR, + VAL_GPIOE_PUPDR, + VAL_GPIOE_ODR, + VAL_GPIOE_AFRL, + VAL_GPIOE_AFRH}, #endif #if STM32_HAS_GPIOF - {VAL_GPIOF_MODER, VAL_GPIOF_OTYPER, VAL_GPIOF_OSPEEDR, VAL_GPIOF_PUPDR, - VAL_GPIOF_ODR, VAL_GPIOF_AFRL, VAL_GPIOF_AFRH}, + {VAL_GPIOF_MODER, + VAL_GPIOF_OTYPER, + VAL_GPIOF_OSPEEDR, + VAL_GPIOF_PUPDR, + VAL_GPIOF_ODR, + VAL_GPIOF_AFRL, + VAL_GPIOF_AFRH}, #endif #if STM32_HAS_GPIOG - {VAL_GPIOG_MODER, VAL_GPIOG_OTYPER, VAL_GPIOG_OSPEEDR, VAL_GPIOG_PUPDR, - VAL_GPIOG_ODR, VAL_GPIOG_AFRL, VAL_GPIOG_AFRH}, + {VAL_GPIOG_MODER, + VAL_GPIOG_OTYPER, + VAL_GPIOG_OSPEEDR, + VAL_GPIOG_PUPDR, + VAL_GPIOG_ODR, + VAL_GPIOG_AFRL, + VAL_GPIOG_AFRH}, #endif #if STM32_HAS_GPIOH - {VAL_GPIOH_MODER, VAL_GPIOH_OTYPER, VAL_GPIOH_OSPEEDR, VAL_GPIOH_PUPDR, - VAL_GPIOH_ODR, VAL_GPIOH_AFRL, VAL_GPIOH_AFRH}, + {VAL_GPIOH_MODER, + VAL_GPIOH_OTYPER, + VAL_GPIOH_OSPEEDR, + VAL_GPIOH_PUPDR, + VAL_GPIOH_ODR, + VAL_GPIOH_AFRL, + VAL_GPIOH_AFRH}, #endif #if STM32_HAS_GPIOI - {VAL_GPIOI_MODER, VAL_GPIOI_OTYPER, VAL_GPIOI_OSPEEDR, VAL_GPIOI_PUPDR, - VAL_GPIOI_ODR, VAL_GPIOI_AFRL, VAL_GPIOI_AFRH}, + {VAL_GPIOI_MODER, + VAL_GPIOI_OTYPER, + VAL_GPIOI_OSPEEDR, + VAL_GPIOI_PUPDR, + VAL_GPIOI_ODR, + VAL_GPIOI_AFRL, + VAL_GPIOI_AFRH}, #endif #if STM32_HAS_GPIOJ - {VAL_GPIOJ_MODER, VAL_GPIOJ_OTYPER, VAL_GPIOJ_OSPEEDR, VAL_GPIOJ_PUPDR, - VAL_GPIOJ_ODR, VAL_GPIOJ_AFRL, VAL_GPIOJ_AFRH}, + {VAL_GPIOJ_MODER, + VAL_GPIOJ_OTYPER, + VAL_GPIOJ_OSPEEDR, + VAL_GPIOJ_PUPDR, + VAL_GPIOJ_ODR, + VAL_GPIOJ_AFRL, + VAL_GPIOJ_AFRH}, #endif #if STM32_HAS_GPIOK - {VAL_GPIOK_MODER, VAL_GPIOK_OTYPER, VAL_GPIOK_OSPEEDR, VAL_GPIOK_PUPDR, - VAL_GPIOK_ODR, VAL_GPIOK_AFRL, VAL_GPIOK_AFRH} + {VAL_GPIOK_MODER, + VAL_GPIOK_OTYPER, + VAL_GPIOK_OSPEEDR, + VAL_GPIOK_PUPDR, + VAL_GPIOK_ODR, + VAL_GPIOK_AFRL, + VAL_GPIOK_AFRH} #endif }; @@ -140,57 +197,59 @@ static const gpio_config_t gpio_default_config = { /* Driver local functions. */ /*===========================================================================*/ -static void gpio_init(stm32_gpio_t *gpiop, const gpio_setup_t *config) { +static void gpio_init(stm32_gpio_t *gpiop, const gpio_setup_t *config) +{ - gpiop->OTYPER = config->otyper; - gpiop->OSPEEDR = config->ospeedr; - gpiop->PUPDR = config->pupdr; - gpiop->ODR = config->odr; - gpiop->AFRL = config->afrl; - gpiop->AFRH = config->afrh; - gpiop->MODER = config->moder; + gpiop->OTYPER = config->otyper; + gpiop->OSPEEDR = config->ospeedr; + gpiop->PUPDR = config->pupdr; + gpiop->ODR = config->odr; + gpiop->AFRL = config->afrl; + gpiop->AFRH = config->afrh; + gpiop->MODER = config->moder; } -static void stm32_gpio_init(void) { +static void stm32_gpio_init(void) +{ - /* Enabling GPIO-related clocks, the mask comes from the - registry header file.*/ - rccResetAHB1(STM32_GPIO_EN_MASK); - rccEnableAHB1(STM32_GPIO_EN_MASK, true); + /* Enabling GPIO-related clocks, the mask comes from the + registry header file.*/ + rccResetAHB1(STM32_GPIO_EN_MASK); + rccEnableAHB1(STM32_GPIO_EN_MASK, true); - /* Initializing all the defined GPIO ports.*/ + /* Initializing all the defined GPIO ports.*/ #if STM32_HAS_GPIOA - gpio_init(GPIOA, &gpio_default_config.PAData); + gpio_init(GPIOA, &gpio_default_config.PAData); #endif #if STM32_HAS_GPIOB - gpio_init(GPIOB, &gpio_default_config.PBData); + gpio_init(GPIOB, &gpio_default_config.PBData); #endif #if STM32_HAS_GPIOC - gpio_init(GPIOC, &gpio_default_config.PCData); + gpio_init(GPIOC, &gpio_default_config.PCData); #endif #if STM32_HAS_GPIOD - gpio_init(GPIOD, &gpio_default_config.PDData); + gpio_init(GPIOD, &gpio_default_config.PDData); #endif #if STM32_HAS_GPIOE - gpio_init(GPIOE, &gpio_default_config.PEData); + gpio_init(GPIOE, &gpio_default_config.PEData); #endif #if STM32_HAS_GPIOF - gpio_init(GPIOF, &gpio_default_config.PFData); + gpio_init(GPIOF, &gpio_default_config.PFData); #endif #if STM32_HAS_GPIOG - gpio_init(GPIOG, &gpio_default_config.PGData); + gpio_init(GPIOG, &gpio_default_config.PGData); #endif #if STM32_HAS_GPIOH - gpio_init(GPIOH, &gpio_default_config.PHData); + gpio_init(GPIOH, &gpio_default_config.PHData); #endif #if STM32_HAS_GPIOI - gpio_init(GPIOI, &gpio_default_config.PIData); + gpio_init(GPIOI, &gpio_default_config.PIData); #endif #if STM32_HAS_GPIOJ - gpio_init(GPIOJ, &gpio_default_config.PJData); + gpio_init(GPIOJ, &gpio_default_config.PJData); #endif #if STM32_HAS_GPIOK - gpio_init(GPIOK, &gpio_default_config.PKData); + gpio_init(GPIOK, &gpio_default_config.PKData); #endif } @@ -207,31 +266,34 @@ static void stm32_gpio_init(void) { * @details GPIO ports and system clocks are initialized before everything * else. */ -void __early_init(void) { +void __early_init(void) +{ - stm32_gpio_init(); - stm32_clock_init(); + stm32_gpio_init(); + stm32_clock_init(); } #if HAL_USE_SDC || defined(__DOXYGEN__) /** * @brief SDC card detection. */ -bool sdc_lld_is_card_inserted(SDCDriver *sdcp) { +bool sdc_lld_is_card_inserted(SDCDriver *sdcp) +{ - (void)sdcp; - /* CHTODO: Fill the implementation.*/ - return true; + (void)sdcp; + /* CHTODO: Fill the implementation.*/ + return true; } /** * @brief SDC card write protection detection. */ -bool sdc_lld_is_write_protected(SDCDriver *sdcp) { +bool sdc_lld_is_write_protected(SDCDriver *sdcp) +{ - (void)sdcp; - /* CHTODO: Fill the implementation.*/ - return false; + (void)sdcp; + /* CHTODO: Fill the implementation.*/ + return false; } #endif /* HAL_USE_SDC */ @@ -239,21 +301,23 @@ bool sdc_lld_is_write_protected(SDCDriver *sdcp) { /** * @brief MMC_SPI card detection. */ -bool mmc_lld_is_card_inserted(MMCDriver *mmcp) { +bool mmc_lld_is_card_inserted(MMCDriver *mmcp) +{ - (void)mmcp; - /* CHTODO: Fill the implementation.*/ - return true; + (void)mmcp; + /* CHTODO: Fill the implementation.*/ + return true; } /** * @brief MMC_SPI card write protection detection. */ -bool mmc_lld_is_write_protected(MMCDriver *mmcp) { +bool mmc_lld_is_write_protected(MMCDriver *mmcp) +{ - (void)mmcp; - /* CHTODO: Fill the implementation.*/ - return false; + (void)mmcp; + /* CHTODO: Fill the implementation.*/ + return false; } #endif @@ -261,6 +325,6 @@ bool mmc_lld_is_write_protected(MMCDriver *mmcp) { * @brief Board-specific initialization code. * @note You can add your board-specific code here. */ -void boardInit(void) { - +void boardInit(void) +{ } diff --git a/targets/ChibiOS/ST_NUCLEO144_F767ZI/board.h b/targets/ChibiOS/ST_NUCLEO144_F767ZI/board.h index e46cad28f2..ca2120c1da 100644 --- a/targets/ChibiOS/ST_NUCLEO144_F767ZI/board.h +++ b/targets/ChibiOS/ST_NUCLEO144_F767ZI/board.h @@ -34,25 +34,25 @@ * Board identifier. */ #define BOARD_ST_NUCLEO144_F767ZI -#define BOARD_NAME "STMicroelectronics STM32 Nucleo144-F767ZI" +#define BOARD_NAME "STMicroelectronics STM32 Nucleo144-F767ZI" /* * Ethernet PHY type. */ -#define BOARD_PHY_ID MII_LAN8742A_ID +#define BOARD_PHY_ID MII_LAN8742A_ID #define BOARD_PHY_RMII /* * Board oscillators-related settings. */ #if !defined(STM32_LSECLK) -#define STM32_LSECLK 32768U +#define STM32_LSECLK 32768U #endif -#define STM32_LSEDRV (3U << 3U) +#define STM32_LSEDRV (3U << 3U) #if !defined(STM32_HSECLK) -#define STM32_HSECLK 8000000U +#define STM32_HSECLK 8000000U #endif #define STM32_HSE_BYPASS @@ -61,7 +61,7 @@ * Board voltages. * Required for performance limits calculation. */ -#define STM32_VDD 300U +#define STM32_VDD 300U /* * MCU type as defined in the ST header. @@ -71,454 +71,454 @@ /* * IO pins assignments. */ -#define GPIOA_ZIO_D32 0U -#define GPIOA_TIM2_CH1 0U -#define GPIOA_RMII_REF_CLK 1U -#define GPIOA_RMII_MDIO 2U -#define GPIOA_ARD_A0 3U -#define GPIOA_ADC123_IN3 3U -#define GPIOA_ZIO_D24 4U -#define GPIOA_SPI3_NSS 4U -#define GPIOA_ARD_D13 5U -#define GPIOA_SPI1_SCK 5U -#define GPIOA_ARD_D12 6U -#define GPIOA_SPI1_MISO 6U -#define GPIOA_ARD_D11 7U -#define GPIOA_SPI1_MOSI 7U -#define GPIOA_ZIO_D71 7U -#define GPIOA_RMII_RX_DV 7U -#define GPIOA_USB_SOF 8U -#define GPIOA_USB_VBUS 9U -#define GPIOA_USB_ID 10U -#define GPIOA_USB_DM 11U -#define GPIOA_USB_DP 12U -#define GPIOA_SWDIO 13U -#define GPIOA_SWCLK 14U -#define GPIOA_ZIO_D20 15U -#define GPIOA_I2S3_WS 15U +#define GPIOA_ZIO_D32 0U +#define GPIOA_TIM2_CH1 0U +#define GPIOA_RMII_REF_CLK 1U +#define GPIOA_RMII_MDIO 2U +#define GPIOA_ARD_A0 3U +#define GPIOA_ADC123_IN3 3U +#define GPIOA_ZIO_D24 4U +#define GPIOA_SPI3_NSS 4U +#define GPIOA_ARD_D13 5U +#define GPIOA_SPI1_SCK 5U +#define GPIOA_ARD_D12 6U +#define GPIOA_SPI1_MISO 6U +#define GPIOA_ARD_D11 7U +#define GPIOA_SPI1_MOSI 7U +#define GPIOA_ZIO_D71 7U +#define GPIOA_RMII_RX_DV 7U +#define GPIOA_USB_SOF 8U +#define GPIOA_USB_VBUS 9U +#define GPIOA_USB_ID 10U +#define GPIOA_USB_DM 11U +#define GPIOA_USB_DP 12U +#define GPIOA_SWDIO 13U +#define GPIOA_SWCLK 14U +#define GPIOA_ZIO_D20 15U +#define GPIOA_I2S3_WS 15U -#define GPIOB_ZIO_D33 0U -#define GPIOB_TIM3_CH3 0U -#define GPIOB_LED1 0U -#define GPIOB_ZIO_A6 1U -#define GPIOB_ADC12_IN9 1U -#define GPIOB_ZIO_D27 2U -#define GPIOB_QSPI_CLK 2U -#define GPIOB_ZIO_D23 3U -#define GPIOB_I2S3_CK 3U -#define GPIOB_ZIO_D25 4U -#define GPIOB_SPI3_MISO 4U -#define GPIOB_ZIO_D22 5U -#define GPIOB_I2S3_SD 5U -#define GPIOB_ZIO_D26 6U -#define GPIOB_QSPI_BK1_NCS 6U -#define GPIOB_LED2 7U -#define GPIOB_ARD_D15 8U -#define GPIOB_I2C1_SCL 8U -#define GPIOB_ARD_D14 9U -#define GPIOB_I2C1_SDA 9U -#define GPIOB_ZIO_D36 10U -#define GPIOB_TIM2_CH3 10U -#define GPIOB_ZIO_D35 11U -#define GPIOB_TIM2_CH4 11U -#define GPIOB_ZIO_D19 12U -#define GPIOB_I2S2_WS 12U -#define GPIOB_ZIO_D18 13U -#define GPIOB_I2S2_CK 13U -#define GPIOB_RMII_TXD1 13U -#define GPIOB_LED3 14U -#define GPIOB_ZIO_D17 15U -#define GPIOB_I2S2_SD 15U +#define GPIOB_ZIO_D33 0U +#define GPIOB_TIM3_CH3 0U +#define GPIOB_LED1 0U +#define GPIOB_ZIO_A6 1U +#define GPIOB_ADC12_IN9 1U +#define GPIOB_ZIO_D27 2U +#define GPIOB_QSPI_CLK 2U +#define GPIOB_ZIO_D23 3U +#define GPIOB_I2S3_CK 3U +#define GPIOB_ZIO_D25 4U +#define GPIOB_SPI3_MISO 4U +#define GPIOB_ZIO_D22 5U +#define GPIOB_I2S3_SD 5U +#define GPIOB_ZIO_D26 6U +#define GPIOB_QSPI_BK1_NCS 6U +#define GPIOB_LED2 7U +#define GPIOB_ARD_D15 8U +#define GPIOB_I2C1_SCL 8U +#define GPIOB_ARD_D14 9U +#define GPIOB_I2C1_SDA 9U +#define GPIOB_ZIO_D36 10U +#define GPIOB_TIM2_CH3 10U +#define GPIOB_ZIO_D35 11U +#define GPIOB_TIM2_CH4 11U +#define GPIOB_ZIO_D19 12U +#define GPIOB_I2S2_WS 12U +#define GPIOB_ZIO_D18 13U +#define GPIOB_I2S2_CK 13U +#define GPIOB_RMII_TXD1 13U +#define GPIOB_LED3 14U +#define GPIOB_ZIO_D17 15U +#define GPIOB_I2S2_SD 15U -#define GPIOC_ARD_A1 0U -#define GPIOC_ADC123_IN10 0U -#define GPIOC_RMII_MDC 1U -#define GPIOC_ZIO_A7 2U -#define GPIOC_ADC123_IN12 2U -#define GPIOC_ARD_A2 3U -#define GPIOC_ADC123_IN13 3U -#define GPIOC_RMII_RXD0 4U -#define GPIOC_RMII_RXD1 5U -#define GPIOC_ZIO_D16 6U -#define GPIOC_I2S2_MCK 6U -#define GPIOC_ZIO_D21 7U -#define GPIOC_I2S3_MCK 7U -#define GPIOC_ZIO_D43 8U -#define GPIOC_SDMMC_D0 8U -#define GPIOC_ZIO_D44 9U -#define GPIOC_SDMMC_D1 9U -#define GPIOC_ZIO_D45 10U -#define GPIOC_SDMMC_D2 10U -#define GPIOC_ZIO_D46 11U -#define GPIOC_SDMMC_D3 11U -#define GPIOC_ZIO_D47 12U -#define GPIOC_SDMMC_CK 12U -#define GPIOC_BUTTON 13U -#define GPIOC_OSC32_IN 14U -#define GPIOC_OSC32_OUT 15U +#define GPIOC_ARD_A1 0U +#define GPIOC_ADC123_IN10 0U +#define GPIOC_RMII_MDC 1U +#define GPIOC_ZIO_A7 2U +#define GPIOC_ADC123_IN12 2U +#define GPIOC_ARD_A2 3U +#define GPIOC_ADC123_IN13 3U +#define GPIOC_RMII_RXD0 4U +#define GPIOC_RMII_RXD1 5U +#define GPIOC_ZIO_D16 6U +#define GPIOC_I2S2_MCK 6U +#define GPIOC_ZIO_D21 7U +#define GPIOC_I2S3_MCK 7U +#define GPIOC_ZIO_D43 8U +#define GPIOC_SDMMC_D0 8U +#define GPIOC_ZIO_D44 9U +#define GPIOC_SDMMC_D1 9U +#define GPIOC_ZIO_D45 10U +#define GPIOC_SDMMC_D2 10U +#define GPIOC_ZIO_D46 11U +#define GPIOC_SDMMC_D3 11U +#define GPIOC_ZIO_D47 12U +#define GPIOC_SDMMC_CK 12U +#define GPIOC_BUTTON 13U +#define GPIOC_OSC32_IN 14U +#define GPIOC_OSC32_OUT 15U -#define GPIOD_ZIO_D67 0U -#define GPIOD_CAN1_RX 0U -#define GPIOD_ZIO_D66 1U -#define GPIOD_CAN1_TX 1U -#define GPIOD_ZIO_D48 2U -#define GPIOD_SDMMC_CMD 2U -#define GPIOD_ZIO_D55 3U -#define GPIOD_USART2_CTS 3U -#define GPIOD_ZIO_D54 4U -#define GPIOD_USART2_RTS 4U -#define GPIOD_ZIO_D53 5U -#define GPIOD_USART2_TX 5U -#define GPIOD_ZIO_D52 6U -#define GPIOD_USART2_RX 6U -#define GPIOD_ZIO_D51 7U -#define GPIOD_USART2_SCLK 7U -#define GPIOD_USART3_RX 8U -#define GPIOD_STLK_RX 8U -#define GPIOD_USART3_TX 9U -#define GPIOD_STLK_TX 9U -#define GPIOD_PIN10 10U -#define GPIOD_ZIO_D30 11U -#define GPIOD_QSPI_BK1_IO0 11U -#define GPIOD_ZIO_D29 12U -#define GPIOD_QSPI_BK1_IO1 12U -#define GPIOD_ZIO_D28 13U -#define GPIOD_QSPI_BK1_IO3 13U -#define GPIOD_ARD_D10 14U -#define GPIOD_SPI1_NSS 14U -#define GPIOD_ARD_D9 15U -#define GPIOD_TIM4_CH4 15U +#define GPIOD_ZIO_D67 0U +#define GPIOD_CAN1_RX 0U +#define GPIOD_ZIO_D66 1U +#define GPIOD_CAN1_TX 1U +#define GPIOD_ZIO_D48 2U +#define GPIOD_SDMMC_CMD 2U +#define GPIOD_ZIO_D55 3U +#define GPIOD_USART2_CTS 3U +#define GPIOD_ZIO_D54 4U +#define GPIOD_USART2_RTS 4U +#define GPIOD_ZIO_D53 5U +#define GPIOD_USART2_TX 5U +#define GPIOD_ZIO_D52 6U +#define GPIOD_USART2_RX 6U +#define GPIOD_ZIO_D51 7U +#define GPIOD_USART2_SCLK 7U +#define GPIOD_USART3_RX 8U +#define GPIOD_STLK_RX 8U +#define GPIOD_USART3_TX 9U +#define GPIOD_STLK_TX 9U +#define GPIOD_PIN10 10U +#define GPIOD_ZIO_D30 11U +#define GPIOD_QSPI_BK1_IO0 11U +#define GPIOD_ZIO_D29 12U +#define GPIOD_QSPI_BK1_IO1 12U +#define GPIOD_ZIO_D28 13U +#define GPIOD_QSPI_BK1_IO3 13U +#define GPIOD_ARD_D10 14U +#define GPIOD_SPI1_NSS 14U +#define GPIOD_ARD_D9 15U +#define GPIOD_TIM4_CH4 15U -#define GPIOE_ZIO_D34 0U -#define GPIOE_TIM4_ETR 0U -#define GPIOE_PIN1 1U -#define GPIOE_ZIO_D31 2U -#define GPIOE_ZIO_D56 2U -#define GPIOE_SAI1_MCLK_A 2U -#define GPIOE_ZIO_D60 3U -#define GPIOE_SAI1_SD_B 3U -#define GPIOE_ZIO_D57 4U -#define GPIOE_SAI1_FS_A 4U -#define GPIOE_ZIO_D58 5U -#define GPIOE_SAI1_SCK_A 5U -#define GPIOE_ZIO_D59 6U -#define GPIOE_SAI1_SD_A 6U -#define GPIOE_ZIO_D41 7U -#define GPIOE_TIM1_ETR 7U -#define GPIOE_ZIO_D42 8U -#define GPIOE_TIM1_CH1N 8U -#define GPIOE_ARD_D6 9U -#define GPIOE_TIM1_CH1 9U -#define GPIOE_ZIO_D40 10U -#define GPIOE_TIM1_CH2N 10U -#define GPIOE_ARD_D5 11U -#define GPIOE_TIM1_CH2 11U -#define GPIOE_ZIO_D39 12U -#define GPIOE_TIM1_CH3N 12U -#define GPIOE_ARD_D3 13U -#define GPIOE_TIM1_CH3 13U -#define GPIOE_ZIO_D38 14U -#define GPIOE_ZIO_D37 15U -#define GPIOE_TIM1_BKIN1 15U +#define GPIOE_ZIO_D34 0U +#define GPIOE_TIM4_ETR 0U +#define GPIOE_PIN1 1U +#define GPIOE_ZIO_D31 2U +#define GPIOE_ZIO_D56 2U +#define GPIOE_SAI1_MCLK_A 2U +#define GPIOE_ZIO_D60 3U +#define GPIOE_SAI1_SD_B 3U +#define GPIOE_ZIO_D57 4U +#define GPIOE_SAI1_FS_A 4U +#define GPIOE_ZIO_D58 5U +#define GPIOE_SAI1_SCK_A 5U +#define GPIOE_ZIO_D59 6U +#define GPIOE_SAI1_SD_A 6U +#define GPIOE_ZIO_D41 7U +#define GPIOE_TIM1_ETR 7U +#define GPIOE_ZIO_D42 8U +#define GPIOE_TIM1_CH1N 8U +#define GPIOE_ARD_D6 9U +#define GPIOE_TIM1_CH1 9U +#define GPIOE_ZIO_D40 10U +#define GPIOE_TIM1_CH2N 10U +#define GPIOE_ARD_D5 11U +#define GPIOE_TIM1_CH2 11U +#define GPIOE_ZIO_D39 12U +#define GPIOE_TIM1_CH3N 12U +#define GPIOE_ARD_D3 13U +#define GPIOE_TIM1_CH3 13U +#define GPIOE_ZIO_D38 14U +#define GPIOE_ZIO_D37 15U +#define GPIOE_TIM1_BKIN1 15U -#define GPIOF_ZIO_D68 0U -#define GPIOF_I2C2_SDA 0U -#define GPIOF_ZIO_D69 1U -#define GPIOF_I2C2_SCL 1U -#define GPIOF_ZIO_D70 2U -#define GPIOF_I2C2_SMBA 2U -#define GPIOF_ARD_A3 3U -#define GPIOF_ADC3_IN9 3U -#define GPIOF_ZIO_A8 4U -#define GPIOF_ADC3_IN14 4U -#define GPIOF_ARD_A4 5U -#define GPIOF_ADC3_IN15 5U -#define GPIOF_PIN6 6U -#define GPIOF_ZIO_D62 7U -#define GPIOF_SAI1_MCLK_B 7U -#define GPIOF_ZIO_D61 8U -#define GPIOF_SAI1_SCK_B 8U -#define GPIOF_ZIO_D63 9U -#define GPIOF_SAI1_FS_B 9U -#define GPIOF_ARD_A5 10U -#define GPIOF_ADC3_IN8 10U -#define GPIOF_PIN11 11U -#define GPIOF_ARD_D8 12U -#define GPIOF_ARD_D7 13U -#define GPIOF_ARD_D4 14U -#define GPIOF_ARD_D2 15U +#define GPIOF_ZIO_D68 0U +#define GPIOF_I2C2_SDA 0U +#define GPIOF_ZIO_D69 1U +#define GPIOF_I2C2_SCL 1U +#define GPIOF_ZIO_D70 2U +#define GPIOF_I2C2_SMBA 2U +#define GPIOF_ARD_A3 3U +#define GPIOF_ADC3_IN9 3U +#define GPIOF_ZIO_A8 4U +#define GPIOF_ADC3_IN14 4U +#define GPIOF_ARD_A4 5U +#define GPIOF_ADC3_IN15 5U +#define GPIOF_PIN6 6U +#define GPIOF_ZIO_D62 7U +#define GPIOF_SAI1_MCLK_B 7U +#define GPIOF_ZIO_D61 8U +#define GPIOF_SAI1_SCK_B 8U +#define GPIOF_ZIO_D63 9U +#define GPIOF_SAI1_FS_B 9U +#define GPIOF_ARD_A5 10U +#define GPIOF_ADC3_IN8 10U +#define GPIOF_PIN11 11U +#define GPIOF_ARD_D8 12U +#define GPIOF_ARD_D7 13U +#define GPIOF_ARD_D4 14U +#define GPIOF_ARD_D2 15U -#define GPIOG_ZIO_D65 0U -#define GPIOG_ZIO_D64 1U -#define GPIOG_ZIO_D49 2U -#define GPIOG_ZIO_D50 3U -#define GPIOG_PIN4 4U -#define GPIOG_PIN5 5U -#define GPIOG_USB_GPIO_OUT 6U -#define GPIOG_USB_GPIO_IN 7U -#define GPIOG_PIN8 8U -#define GPIOG_ARD_D0 9U -#define GPIOG_USART6_RX 9U -#define GPIOG_PIN10 10U -#define GPIOG_RMII_TX_EN 11U -#define GPIOG_PIN12 12U -#define GPIOG_RMII_TXD0 13U -#define GPIOG_ARD_D1 14U -#define GPIOG_USART6_TX 14U -#define GPIOG_PIN15 15U +#define GPIOG_ZIO_D65 0U +#define GPIOG_ZIO_D64 1U +#define GPIOG_ZIO_D49 2U +#define GPIOG_ZIO_D50 3U +#define GPIOG_PIN4 4U +#define GPIOG_PIN5 5U +#define GPIOG_USB_GPIO_OUT 6U +#define GPIOG_USB_GPIO_IN 7U +#define GPIOG_PIN8 8U +#define GPIOG_ARD_D0 9U +#define GPIOG_USART6_RX 9U +#define GPIOG_PIN10 10U +#define GPIOG_RMII_TX_EN 11U +#define GPIOG_PIN12 12U +#define GPIOG_RMII_TXD0 13U +#define GPIOG_ARD_D1 14U +#define GPIOG_USART6_TX 14U +#define GPIOG_PIN15 15U -#define GPIOH_OSC_IN 0U -#define GPIOH_OSC_OUT 1U -#define GPIOH_PIN2 2U -#define GPIOH_PIN3 3U -#define GPIOH_PIN4 4U -#define GPIOH_PIN5 5U -#define GPIOH_PIN6 6U -#define GPIOH_PIN7 7U -#define GPIOH_PIN8 8U -#define GPIOH_PIN9 9U -#define GPIOH_PIN10 10U -#define GPIOH_PIN11 11U -#define GPIOH_PIN12 12U -#define GPIOH_PIN13 13U -#define GPIOH_PIN14 14U -#define GPIOH_PIN15 15U +#define GPIOH_OSC_IN 0U +#define GPIOH_OSC_OUT 1U +#define GPIOH_PIN2 2U +#define GPIOH_PIN3 3U +#define GPIOH_PIN4 4U +#define GPIOH_PIN5 5U +#define GPIOH_PIN6 6U +#define GPIOH_PIN7 7U +#define GPIOH_PIN8 8U +#define GPIOH_PIN9 9U +#define GPIOH_PIN10 10U +#define GPIOH_PIN11 11U +#define GPIOH_PIN12 12U +#define GPIOH_PIN13 13U +#define GPIOH_PIN14 14U +#define GPIOH_PIN15 15U -#define GPIOI_PIN0 0U -#define GPIOI_PIN1 1U -#define GPIOI_PIN2 2U -#define GPIOI_PIN3 3U -#define GPIOI_PIN4 4U -#define GPIOI_PIN5 5U -#define GPIOI_PIN6 6U -#define GPIOI_PIN7 7U -#define GPIOI_PIN8 8U -#define GPIOI_PIN9 9U -#define GPIOI_PIN10 10U -#define GPIOI_PIN11 11U -#define GPIOI_PIN12 12U -#define GPIOI_PIN13 13U -#define GPIOI_PIN14 14U -#define GPIOI_PIN15 15U +#define GPIOI_PIN0 0U +#define GPIOI_PIN1 1U +#define GPIOI_PIN2 2U +#define GPIOI_PIN3 3U +#define GPIOI_PIN4 4U +#define GPIOI_PIN5 5U +#define GPIOI_PIN6 6U +#define GPIOI_PIN7 7U +#define GPIOI_PIN8 8U +#define GPIOI_PIN9 9U +#define GPIOI_PIN10 10U +#define GPIOI_PIN11 11U +#define GPIOI_PIN12 12U +#define GPIOI_PIN13 13U +#define GPIOI_PIN14 14U +#define GPIOI_PIN15 15U -#define GPIOJ_PIN0 0U -#define GPIOJ_PIN1 1U -#define GPIOJ_PIN2 2U -#define GPIOJ_PIN3 3U -#define GPIOJ_PIN4 4U -#define GPIOJ_PIN5 5U -#define GPIOJ_PIN6 6U -#define GPIOJ_PIN7 7U -#define GPIOJ_PIN8 8U -#define GPIOJ_PIN9 9U -#define GPIOJ_PIN10 10U -#define GPIOJ_PIN11 11U -#define GPIOJ_PIN12 12U -#define GPIOJ_PIN13 13U -#define GPIOJ_PIN14 14U -#define GPIOJ_PIN15 15U +#define GPIOJ_PIN0 0U +#define GPIOJ_PIN1 1U +#define GPIOJ_PIN2 2U +#define GPIOJ_PIN3 3U +#define GPIOJ_PIN4 4U +#define GPIOJ_PIN5 5U +#define GPIOJ_PIN6 6U +#define GPIOJ_PIN7 7U +#define GPIOJ_PIN8 8U +#define GPIOJ_PIN9 9U +#define GPIOJ_PIN10 10U +#define GPIOJ_PIN11 11U +#define GPIOJ_PIN12 12U +#define GPIOJ_PIN13 13U +#define GPIOJ_PIN14 14U +#define GPIOJ_PIN15 15U -#define GPIOK_PIN0 0U -#define GPIOK_PIN1 1U -#define GPIOK_PIN2 2U -#define GPIOK_PIN3 3U -#define GPIOK_PIN4 4U -#define GPIOK_PIN5 5U -#define GPIOK_PIN6 6U -#define GPIOK_PIN7 7U -#define GPIOK_PIN8 8U -#define GPIOK_PIN9 9U -#define GPIOK_PIN10 10U -#define GPIOK_PIN11 11U -#define GPIOK_PIN12 12U -#define GPIOK_PIN13 13U -#define GPIOK_PIN14 14U -#define GPIOK_PIN15 15U +#define GPIOK_PIN0 0U +#define GPIOK_PIN1 1U +#define GPIOK_PIN2 2U +#define GPIOK_PIN3 3U +#define GPIOK_PIN4 4U +#define GPIOK_PIN5 5U +#define GPIOK_PIN6 6U +#define GPIOK_PIN7 7U +#define GPIOK_PIN8 8U +#define GPIOK_PIN9 9U +#define GPIOK_PIN10 10U +#define GPIOK_PIN11 11U +#define GPIOK_PIN12 12U +#define GPIOK_PIN13 13U +#define GPIOK_PIN14 14U +#define GPIOK_PIN15 15U /* * IO lines assignments. */ -#define LINE_ZIO_D32 PAL_LINE(GPIOA, 0U) -#define LINE_TIM2_CH1 PAL_LINE(GPIOA, 0U) -#define LINE_RMII_REF_CLK PAL_LINE(GPIOA, 1U) -#define LINE_RMII_MDIO PAL_LINE(GPIOA, 2U) -#define LINE_ARD_A0 PAL_LINE(GPIOA, 3U) -#define LINE_ADC123_IN3 PAL_LINE(GPIOA, 3U) -#define LINE_ZIO_D24 PAL_LINE(GPIOA, 4U) -#define LINE_SPI3_NSS PAL_LINE(GPIOA, 4U) -#define LINE_ARD_D13 PAL_LINE(GPIOA, 5U) -#define LINE_SPI1_SCK PAL_LINE(GPIOA, 5U) -#define LINE_ARD_D12 PAL_LINE(GPIOA, 6U) -#define LINE_SPI1_MISO PAL_LINE(GPIOA, 6U) -#define LINE_ARD_D11 PAL_LINE(GPIOA, 7U) -#define LINE_SPI1_MOSI PAL_LINE(GPIOA, 7U) -#define LINE_ZIO_D71 PAL_LINE(GPIOA, 7U) -#define LINE_RMII_RX_DV PAL_LINE(GPIOA, 7U) -#define LINE_USB_SOF PAL_LINE(GPIOA, 8U) -#define LINE_USB_VBUS PAL_LINE(GPIOA, 9U) -#define LINE_USB_ID PAL_LINE(GPIOA, 10U) -#define LINE_USB_DM PAL_LINE(GPIOA, 11U) -#define LINE_USB_DP PAL_LINE(GPIOA, 12U) -#define LINE_SWDIO PAL_LINE(GPIOA, 13U) -#define LINE_SWCLK PAL_LINE(GPIOA, 14U) -#define LINE_ZIO_D20 PAL_LINE(GPIOA, 15U) -#define LINE_I2S3_WS PAL_LINE(GPIOA, 15U) -#define LINE_ZIO_D33 PAL_LINE(GPIOB, 0U) -#define LINE_TIM3_CH3 PAL_LINE(GPIOB, 0U) -#define LINE_LED1 PAL_LINE(GPIOB, 0U) -#define LINE_ZIO_A6 PAL_LINE(GPIOB, 1U) -#define LINE_ADC12_IN9 PAL_LINE(GPIOB, 1U) -#define LINE_ZIO_D27 PAL_LINE(GPIOB, 2U) -#define LINE_QSPI_CLK PAL_LINE(GPIOB, 2U) -#define LINE_ZIO_D23 PAL_LINE(GPIOB, 3U) -#define LINE_I2S3_CK PAL_LINE(GPIOB, 3U) -#define LINE_ZIO_D25 PAL_LINE(GPIOB, 4U) -#define LINE_SPI3_MISO PAL_LINE(GPIOB, 4U) -#define LINE_ZIO_D22 PAL_LINE(GPIOB, 5U) -#define LINE_I2S3_SD PAL_LINE(GPIOB, 5U) -#define LINE_ZIO_D26 PAL_LINE(GPIOB, 6U) -#define LINE_QSPI_BK1_NCS PAL_LINE(GPIOB, 6U) -#define LINE_LED2 PAL_LINE(GPIOB, 7U) -#define LINE_ARD_D15 PAL_LINE(GPIOB, 8U) -#define LINE_I2C1_SCL PAL_LINE(GPIOB, 8U) -#define LINE_ARD_D14 PAL_LINE(GPIOB, 9U) -#define LINE_I2C1_SDA PAL_LINE(GPIOB, 9U) -#define LINE_ZIO_D36 PAL_LINE(GPIOB, 10U) -#define LINE_TIM2_CH3 PAL_LINE(GPIOB, 10U) -#define LINE_ZIO_D35 PAL_LINE(GPIOB, 11U) -#define LINE_TIM2_CH4 PAL_LINE(GPIOB, 11U) -#define LINE_ZIO_D19 PAL_LINE(GPIOB, 12U) -#define LINE_I2S2_WS PAL_LINE(GPIOB, 12U) -#define LINE_ZIO_D18 PAL_LINE(GPIOB, 13U) -#define LINE_I2S2_CK PAL_LINE(GPIOB, 13U) -#define LINE_RMII_TXD1 PAL_LINE(GPIOB, 13U) -#define LINE_LED3 PAL_LINE(GPIOB, 14U) -#define LINE_ZIO_D17 PAL_LINE(GPIOB, 15U) -#define LINE_I2S2_SD PAL_LINE(GPIOB, 15U) -#define LINE_ARD_A1 PAL_LINE(GPIOC, 0U) -#define LINE_ADC123_IN10 PAL_LINE(GPIOC, 0U) -#define LINE_RMII_MDC PAL_LINE(GPIOC, 1U) -#define LINE_ZIO_A7 PAL_LINE(GPIOC, 2U) -#define LINE_ADC123_IN12 PAL_LINE(GPIOC, 2U) -#define LINE_ARD_A2 PAL_LINE(GPIOC, 3U) -#define LINE_ADC123_IN13 PAL_LINE(GPIOC, 3U) -#define LINE_RMII_RXD0 PAL_LINE(GPIOC, 4U) -#define LINE_RMII_RXD1 PAL_LINE(GPIOC, 5U) -#define LINE_ZIO_D16 PAL_LINE(GPIOC, 6U) -#define LINE_I2S2_MCK PAL_LINE(GPIOC, 6U) -#define LINE_ZIO_D21 PAL_LINE(GPIOC, 7U) -#define LINE_I2S3_MCK PAL_LINE(GPIOC, 7U) -#define LINE_ZIO_D43 PAL_LINE(GPIOC, 8U) -#define LINE_SDMMC_D0 PAL_LINE(GPIOC, 8U) -#define LINE_ZIO_D44 PAL_LINE(GPIOC, 9U) -#define LINE_SDMMC_D1 PAL_LINE(GPIOC, 9U) -#define LINE_ZIO_D45 PAL_LINE(GPIOC, 10U) -#define LINE_SDMMC_D2 PAL_LINE(GPIOC, 10U) -#define LINE_ZIO_D46 PAL_LINE(GPIOC, 11U) -#define LINE_SDMMC_D3 PAL_LINE(GPIOC, 11U) -#define LINE_ZIO_D47 PAL_LINE(GPIOC, 12U) -#define LINE_SDMMC_CK PAL_LINE(GPIOC, 12U) -#define LINE_BUTTON PAL_LINE(GPIOC, 13U) -#define LINE_OSC32_IN PAL_LINE(GPIOC, 14U) -#define LINE_OSC32_OUT PAL_LINE(GPIOC, 15U) -#define LINE_ZIO_D67 PAL_LINE(GPIOD, 0U) -#define LINE_CAN1_RX PAL_LINE(GPIOD, 0U) -#define LINE_ZIO_D66 PAL_LINE(GPIOD, 1U) -#define LINE_CAN1_TX PAL_LINE(GPIOD, 1U) -#define LINE_ZIO_D48 PAL_LINE(GPIOD, 2U) -#define LINE_SDMMC_CMD PAL_LINE(GPIOD, 2U) -#define LINE_ZIO_D55 PAL_LINE(GPIOD, 3U) -#define LINE_USART2_CTS PAL_LINE(GPIOD, 3U) -#define LINE_ZIO_D54 PAL_LINE(GPIOD, 4U) -#define LINE_USART2_RTS PAL_LINE(GPIOD, 4U) -#define LINE_ZIO_D53 PAL_LINE(GPIOD, 5U) -#define LINE_USART2_TX PAL_LINE(GPIOD, 5U) -#define LINE_ZIO_D52 PAL_LINE(GPIOD, 6U) -#define LINE_USART2_RX PAL_LINE(GPIOD, 6U) -#define LINE_ZIO_D51 PAL_LINE(GPIOD, 7U) -#define LINE_USART2_SCLK PAL_LINE(GPIOD, 7U) -#define LINE_USART3_RX PAL_LINE(GPIOD, 8U) -#define LINE_STLK_RX PAL_LINE(GPIOD, 8U) -#define LINE_USART3_TX PAL_LINE(GPIOD, 9U) -#define LINE_STLK_TX PAL_LINE(GPIOD, 9U) -#define LINE_ZIO_D30 PAL_LINE(GPIOD, 11U) -#define LINE_QSPI_BK1_IO0 PAL_LINE(GPIOD, 11U) -#define LINE_ZIO_D29 PAL_LINE(GPIOD, 12U) -#define LINE_QSPI_BK1_IO1 PAL_LINE(GPIOD, 12U) -#define LINE_ZIO_D28 PAL_LINE(GPIOD, 13U) -#define LINE_QSPI_BK1_IO3 PAL_LINE(GPIOD, 13U) -#define LINE_ARD_D10 PAL_LINE(GPIOD, 14U) -#define LINE_SPI1_NSS PAL_LINE(GPIOD, 14U) -#define LINE_ARD_D9 PAL_LINE(GPIOD, 15U) -#define LINE_TIM4_CH4 PAL_LINE(GPIOD, 15U) -#define LINE_ZIO_D34 PAL_LINE(GPIOE, 0U) -#define LINE_TIM4_ETR PAL_LINE(GPIOE, 0U) -#define LINE_ZIO_D31 PAL_LINE(GPIOE, 2U) -#define LINE_ZIO_D56 PAL_LINE(GPIOE, 2U) -#define LINE_SAI1_MCLK_A PAL_LINE(GPIOE, 2U) -#define LINE_ZIO_D60 PAL_LINE(GPIOE, 3U) -#define LINE_SAI1_SD_B PAL_LINE(GPIOE, 3U) -#define LINE_ZIO_D57 PAL_LINE(GPIOE, 4U) -#define LINE_SAI1_FS_A PAL_LINE(GPIOE, 4U) -#define LINE_ZIO_D58 PAL_LINE(GPIOE, 5U) -#define LINE_SAI1_SCK_A PAL_LINE(GPIOE, 5U) -#define LINE_ZIO_D59 PAL_LINE(GPIOE, 6U) -#define LINE_SAI1_SD_A PAL_LINE(GPIOE, 6U) -#define LINE_ZIO_D41 PAL_LINE(GPIOE, 7U) -#define LINE_TIM1_ETR PAL_LINE(GPIOE, 7U) -#define LINE_ZIO_D42 PAL_LINE(GPIOE, 8U) -#define LINE_TIM1_CH1N PAL_LINE(GPIOE, 8U) -#define LINE_ARD_D6 PAL_LINE(GPIOE, 9U) -#define LINE_TIM1_CH1 PAL_LINE(GPIOE, 9U) -#define LINE_ZIO_D40 PAL_LINE(GPIOE, 10U) -#define LINE_TIM1_CH2N PAL_LINE(GPIOE, 10U) -#define LINE_ARD_D5 PAL_LINE(GPIOE, 11U) -#define LINE_TIM1_CH2 PAL_LINE(GPIOE, 11U) -#define LINE_ZIO_D39 PAL_LINE(GPIOE, 12U) -#define LINE_TIM1_CH3N PAL_LINE(GPIOE, 12U) -#define LINE_ARD_D3 PAL_LINE(GPIOE, 13U) -#define LINE_TIM1_CH3 PAL_LINE(GPIOE, 13U) -#define LINE_ZIO_D38 PAL_LINE(GPIOE, 14U) -#define LINE_ZIO_D37 PAL_LINE(GPIOE, 15U) -#define LINE_TIM1_BKIN1 PAL_LINE(GPIOE, 15U) -#define LINE_ZIO_D68 PAL_LINE(GPIOF, 0U) -#define LINE_I2C2_SDA PAL_LINE(GPIOF, 0U) -#define LINE_ZIO_D69 PAL_LINE(GPIOF, 1U) -#define LINE_I2C2_SCL PAL_LINE(GPIOF, 1U) -#define LINE_ZIO_D70 PAL_LINE(GPIOF, 2U) -#define LINE_I2C2_SMBA PAL_LINE(GPIOF, 2U) -#define LINE_ARD_A3 PAL_LINE(GPIOF, 3U) -#define LINE_ADC3_IN9 PAL_LINE(GPIOF, 3U) -#define LINE_ZIO_A8 PAL_LINE(GPIOF, 4U) -#define LINE_ADC3_IN14 PAL_LINE(GPIOF, 4U) -#define LINE_ARD_A4 PAL_LINE(GPIOF, 5U) -#define LINE_ADC3_IN15 PAL_LINE(GPIOF, 5U) -#define LINE_ZIO_D62 PAL_LINE(GPIOF, 7U) -#define LINE_SAI1_MCLK_B PAL_LINE(GPIOF, 7U) -#define LINE_ZIO_D61 PAL_LINE(GPIOF, 8U) -#define LINE_SAI1_SCK_B PAL_LINE(GPIOF, 8U) -#define LINE_ZIO_D63 PAL_LINE(GPIOF, 9U) -#define LINE_SAI1_FS_B PAL_LINE(GPIOF, 9U) -#define LINE_ARD_A5 PAL_LINE(GPIOF, 10U) -#define LINE_ADC3_IN8 PAL_LINE(GPIOF, 10U) -#define LINE_ARD_D8 PAL_LINE(GPIOF, 12U) -#define LINE_ARD_D7 PAL_LINE(GPIOF, 13U) -#define LINE_ARD_D4 PAL_LINE(GPIOF, 14U) -#define LINE_ARD_D2 PAL_LINE(GPIOF, 15U) -#define LINE_ZIO_D65 PAL_LINE(GPIOG, 0U) -#define LINE_ZIO_D64 PAL_LINE(GPIOG, 1U) -#define LINE_ZIO_D49 PAL_LINE(GPIOG, 2U) -#define LINE_ZIO_D50 PAL_LINE(GPIOG, 3U) -#define LINE_USB_GPIO_OUT PAL_LINE(GPIOG, 6U) -#define LINE_USB_GPIO_IN PAL_LINE(GPIOG, 7U) -#define LINE_ARD_D0 PAL_LINE(GPIOG, 9U) -#define LINE_USART6_RX PAL_LINE(GPIOG, 9U) -#define LINE_RMII_TX_EN PAL_LINE(GPIOG, 11U) -#define LINE_RMII_TXD0 PAL_LINE(GPIOG, 13U) -#define LINE_ARD_D1 PAL_LINE(GPIOG, 14U) -#define LINE_USART6_TX PAL_LINE(GPIOG, 14U) -#define LINE_OSC_IN PAL_LINE(GPIOH, 0U) -#define LINE_OSC_OUT PAL_LINE(GPIOH, 1U) +#define LINE_ZIO_D32 PAL_LINE(GPIOA, 0U) +#define LINE_TIM2_CH1 PAL_LINE(GPIOA, 0U) +#define LINE_RMII_REF_CLK PAL_LINE(GPIOA, 1U) +#define LINE_RMII_MDIO PAL_LINE(GPIOA, 2U) +#define LINE_ARD_A0 PAL_LINE(GPIOA, 3U) +#define LINE_ADC123_IN3 PAL_LINE(GPIOA, 3U) +#define LINE_ZIO_D24 PAL_LINE(GPIOA, 4U) +#define LINE_SPI3_NSS PAL_LINE(GPIOA, 4U) +#define LINE_ARD_D13 PAL_LINE(GPIOA, 5U) +#define LINE_SPI1_SCK PAL_LINE(GPIOA, 5U) +#define LINE_ARD_D12 PAL_LINE(GPIOA, 6U) +#define LINE_SPI1_MISO PAL_LINE(GPIOA, 6U) +#define LINE_ARD_D11 PAL_LINE(GPIOA, 7U) +#define LINE_SPI1_MOSI PAL_LINE(GPIOA, 7U) +#define LINE_ZIO_D71 PAL_LINE(GPIOA, 7U) +#define LINE_RMII_RX_DV PAL_LINE(GPIOA, 7U) +#define LINE_USB_SOF PAL_LINE(GPIOA, 8U) +#define LINE_USB_VBUS PAL_LINE(GPIOA, 9U) +#define LINE_USB_ID PAL_LINE(GPIOA, 10U) +#define LINE_USB_DM PAL_LINE(GPIOA, 11U) +#define LINE_USB_DP PAL_LINE(GPIOA, 12U) +#define LINE_SWDIO PAL_LINE(GPIOA, 13U) +#define LINE_SWCLK PAL_LINE(GPIOA, 14U) +#define LINE_ZIO_D20 PAL_LINE(GPIOA, 15U) +#define LINE_I2S3_WS PAL_LINE(GPIOA, 15U) +#define LINE_ZIO_D33 PAL_LINE(GPIOB, 0U) +#define LINE_TIM3_CH3 PAL_LINE(GPIOB, 0U) +#define LINE_LED1 PAL_LINE(GPIOB, 0U) +#define LINE_ZIO_A6 PAL_LINE(GPIOB, 1U) +#define LINE_ADC12_IN9 PAL_LINE(GPIOB, 1U) +#define LINE_ZIO_D27 PAL_LINE(GPIOB, 2U) +#define LINE_QSPI_CLK PAL_LINE(GPIOB, 2U) +#define LINE_ZIO_D23 PAL_LINE(GPIOB, 3U) +#define LINE_I2S3_CK PAL_LINE(GPIOB, 3U) +#define LINE_ZIO_D25 PAL_LINE(GPIOB, 4U) +#define LINE_SPI3_MISO PAL_LINE(GPIOB, 4U) +#define LINE_ZIO_D22 PAL_LINE(GPIOB, 5U) +#define LINE_I2S3_SD PAL_LINE(GPIOB, 5U) +#define LINE_ZIO_D26 PAL_LINE(GPIOB, 6U) +#define LINE_QSPI_BK1_NCS PAL_LINE(GPIOB, 6U) +#define LINE_LED2 PAL_LINE(GPIOB, 7U) +#define LINE_ARD_D15 PAL_LINE(GPIOB, 8U) +#define LINE_I2C1_SCL PAL_LINE(GPIOB, 8U) +#define LINE_ARD_D14 PAL_LINE(GPIOB, 9U) +#define LINE_I2C1_SDA PAL_LINE(GPIOB, 9U) +#define LINE_ZIO_D36 PAL_LINE(GPIOB, 10U) +#define LINE_TIM2_CH3 PAL_LINE(GPIOB, 10U) +#define LINE_ZIO_D35 PAL_LINE(GPIOB, 11U) +#define LINE_TIM2_CH4 PAL_LINE(GPIOB, 11U) +#define LINE_ZIO_D19 PAL_LINE(GPIOB, 12U) +#define LINE_I2S2_WS PAL_LINE(GPIOB, 12U) +#define LINE_ZIO_D18 PAL_LINE(GPIOB, 13U) +#define LINE_I2S2_CK PAL_LINE(GPIOB, 13U) +#define LINE_RMII_TXD1 PAL_LINE(GPIOB, 13U) +#define LINE_LED3 PAL_LINE(GPIOB, 14U) +#define LINE_ZIO_D17 PAL_LINE(GPIOB, 15U) +#define LINE_I2S2_SD PAL_LINE(GPIOB, 15U) +#define LINE_ARD_A1 PAL_LINE(GPIOC, 0U) +#define LINE_ADC123_IN10 PAL_LINE(GPIOC, 0U) +#define LINE_RMII_MDC PAL_LINE(GPIOC, 1U) +#define LINE_ZIO_A7 PAL_LINE(GPIOC, 2U) +#define LINE_ADC123_IN12 PAL_LINE(GPIOC, 2U) +#define LINE_ARD_A2 PAL_LINE(GPIOC, 3U) +#define LINE_ADC123_IN13 PAL_LINE(GPIOC, 3U) +#define LINE_RMII_RXD0 PAL_LINE(GPIOC, 4U) +#define LINE_RMII_RXD1 PAL_LINE(GPIOC, 5U) +#define LINE_ZIO_D16 PAL_LINE(GPIOC, 6U) +#define LINE_I2S2_MCK PAL_LINE(GPIOC, 6U) +#define LINE_ZIO_D21 PAL_LINE(GPIOC, 7U) +#define LINE_I2S3_MCK PAL_LINE(GPIOC, 7U) +#define LINE_ZIO_D43 PAL_LINE(GPIOC, 8U) +#define LINE_SDMMC_D0 PAL_LINE(GPIOC, 8U) +#define LINE_ZIO_D44 PAL_LINE(GPIOC, 9U) +#define LINE_SDMMC_D1 PAL_LINE(GPIOC, 9U) +#define LINE_ZIO_D45 PAL_LINE(GPIOC, 10U) +#define LINE_SDMMC_D2 PAL_LINE(GPIOC, 10U) +#define LINE_ZIO_D46 PAL_LINE(GPIOC, 11U) +#define LINE_SDMMC_D3 PAL_LINE(GPIOC, 11U) +#define LINE_ZIO_D47 PAL_LINE(GPIOC, 12U) +#define LINE_SDMMC_CK PAL_LINE(GPIOC, 12U) +#define LINE_BUTTON PAL_LINE(GPIOC, 13U) +#define LINE_OSC32_IN PAL_LINE(GPIOC, 14U) +#define LINE_OSC32_OUT PAL_LINE(GPIOC, 15U) +#define LINE_ZIO_D67 PAL_LINE(GPIOD, 0U) +#define LINE_CAN1_RX PAL_LINE(GPIOD, 0U) +#define LINE_ZIO_D66 PAL_LINE(GPIOD, 1U) +#define LINE_CAN1_TX PAL_LINE(GPIOD, 1U) +#define LINE_ZIO_D48 PAL_LINE(GPIOD, 2U) +#define LINE_SDMMC_CMD PAL_LINE(GPIOD, 2U) +#define LINE_ZIO_D55 PAL_LINE(GPIOD, 3U) +#define LINE_USART2_CTS PAL_LINE(GPIOD, 3U) +#define LINE_ZIO_D54 PAL_LINE(GPIOD, 4U) +#define LINE_USART2_RTS PAL_LINE(GPIOD, 4U) +#define LINE_ZIO_D53 PAL_LINE(GPIOD, 5U) +#define LINE_USART2_TX PAL_LINE(GPIOD, 5U) +#define LINE_ZIO_D52 PAL_LINE(GPIOD, 6U) +#define LINE_USART2_RX PAL_LINE(GPIOD, 6U) +#define LINE_ZIO_D51 PAL_LINE(GPIOD, 7U) +#define LINE_USART2_SCLK PAL_LINE(GPIOD, 7U) +#define LINE_USART3_RX PAL_LINE(GPIOD, 8U) +#define LINE_STLK_RX PAL_LINE(GPIOD, 8U) +#define LINE_USART3_TX PAL_LINE(GPIOD, 9U) +#define LINE_STLK_TX PAL_LINE(GPIOD, 9U) +#define LINE_ZIO_D30 PAL_LINE(GPIOD, 11U) +#define LINE_QSPI_BK1_IO0 PAL_LINE(GPIOD, 11U) +#define LINE_ZIO_D29 PAL_LINE(GPIOD, 12U) +#define LINE_QSPI_BK1_IO1 PAL_LINE(GPIOD, 12U) +#define LINE_ZIO_D28 PAL_LINE(GPIOD, 13U) +#define LINE_QSPI_BK1_IO3 PAL_LINE(GPIOD, 13U) +#define LINE_ARD_D10 PAL_LINE(GPIOD, 14U) +#define LINE_SPI1_NSS PAL_LINE(GPIOD, 14U) +#define LINE_ARD_D9 PAL_LINE(GPIOD, 15U) +#define LINE_TIM4_CH4 PAL_LINE(GPIOD, 15U) +#define LINE_ZIO_D34 PAL_LINE(GPIOE, 0U) +#define LINE_TIM4_ETR PAL_LINE(GPIOE, 0U) +#define LINE_ZIO_D31 PAL_LINE(GPIOE, 2U) +#define LINE_ZIO_D56 PAL_LINE(GPIOE, 2U) +#define LINE_SAI1_MCLK_A PAL_LINE(GPIOE, 2U) +#define LINE_ZIO_D60 PAL_LINE(GPIOE, 3U) +#define LINE_SAI1_SD_B PAL_LINE(GPIOE, 3U) +#define LINE_ZIO_D57 PAL_LINE(GPIOE, 4U) +#define LINE_SAI1_FS_A PAL_LINE(GPIOE, 4U) +#define LINE_ZIO_D58 PAL_LINE(GPIOE, 5U) +#define LINE_SAI1_SCK_A PAL_LINE(GPIOE, 5U) +#define LINE_ZIO_D59 PAL_LINE(GPIOE, 6U) +#define LINE_SAI1_SD_A PAL_LINE(GPIOE, 6U) +#define LINE_ZIO_D41 PAL_LINE(GPIOE, 7U) +#define LINE_TIM1_ETR PAL_LINE(GPIOE, 7U) +#define LINE_ZIO_D42 PAL_LINE(GPIOE, 8U) +#define LINE_TIM1_CH1N PAL_LINE(GPIOE, 8U) +#define LINE_ARD_D6 PAL_LINE(GPIOE, 9U) +#define LINE_TIM1_CH1 PAL_LINE(GPIOE, 9U) +#define LINE_ZIO_D40 PAL_LINE(GPIOE, 10U) +#define LINE_TIM1_CH2N PAL_LINE(GPIOE, 10U) +#define LINE_ARD_D5 PAL_LINE(GPIOE, 11U) +#define LINE_TIM1_CH2 PAL_LINE(GPIOE, 11U) +#define LINE_ZIO_D39 PAL_LINE(GPIOE, 12U) +#define LINE_TIM1_CH3N PAL_LINE(GPIOE, 12U) +#define LINE_ARD_D3 PAL_LINE(GPIOE, 13U) +#define LINE_TIM1_CH3 PAL_LINE(GPIOE, 13U) +#define LINE_ZIO_D38 PAL_LINE(GPIOE, 14U) +#define LINE_ZIO_D37 PAL_LINE(GPIOE, 15U) +#define LINE_TIM1_BKIN1 PAL_LINE(GPIOE, 15U) +#define LINE_ZIO_D68 PAL_LINE(GPIOF, 0U) +#define LINE_I2C2_SDA PAL_LINE(GPIOF, 0U) +#define LINE_ZIO_D69 PAL_LINE(GPIOF, 1U) +#define LINE_I2C2_SCL PAL_LINE(GPIOF, 1U) +#define LINE_ZIO_D70 PAL_LINE(GPIOF, 2U) +#define LINE_I2C2_SMBA PAL_LINE(GPIOF, 2U) +#define LINE_ARD_A3 PAL_LINE(GPIOF, 3U) +#define LINE_ADC3_IN9 PAL_LINE(GPIOF, 3U) +#define LINE_ZIO_A8 PAL_LINE(GPIOF, 4U) +#define LINE_ADC3_IN14 PAL_LINE(GPIOF, 4U) +#define LINE_ARD_A4 PAL_LINE(GPIOF, 5U) +#define LINE_ADC3_IN15 PAL_LINE(GPIOF, 5U) +#define LINE_ZIO_D62 PAL_LINE(GPIOF, 7U) +#define LINE_SAI1_MCLK_B PAL_LINE(GPIOF, 7U) +#define LINE_ZIO_D61 PAL_LINE(GPIOF, 8U) +#define LINE_SAI1_SCK_B PAL_LINE(GPIOF, 8U) +#define LINE_ZIO_D63 PAL_LINE(GPIOF, 9U) +#define LINE_SAI1_FS_B PAL_LINE(GPIOF, 9U) +#define LINE_ARD_A5 PAL_LINE(GPIOF, 10U) +#define LINE_ADC3_IN8 PAL_LINE(GPIOF, 10U) +#define LINE_ARD_D8 PAL_LINE(GPIOF, 12U) +#define LINE_ARD_D7 PAL_LINE(GPIOF, 13U) +#define LINE_ARD_D4 PAL_LINE(GPIOF, 14U) +#define LINE_ARD_D2 PAL_LINE(GPIOF, 15U) +#define LINE_ZIO_D65 PAL_LINE(GPIOG, 0U) +#define LINE_ZIO_D64 PAL_LINE(GPIOG, 1U) +#define LINE_ZIO_D49 PAL_LINE(GPIOG, 2U) +#define LINE_ZIO_D50 PAL_LINE(GPIOG, 3U) +#define LINE_USB_GPIO_OUT PAL_LINE(GPIOG, 6U) +#define LINE_USB_GPIO_IN PAL_LINE(GPIOG, 7U) +#define LINE_ARD_D0 PAL_LINE(GPIOG, 9U) +#define LINE_USART6_RX PAL_LINE(GPIOG, 9U) +#define LINE_RMII_TX_EN PAL_LINE(GPIOG, 11U) +#define LINE_RMII_TXD0 PAL_LINE(GPIOG, 13U) +#define LINE_ARD_D1 PAL_LINE(GPIOG, 14U) +#define LINE_USART6_TX PAL_LINE(GPIOG, 14U) +#define LINE_OSC_IN PAL_LINE(GPIOH, 0U) +#define LINE_OSC_OUT PAL_LINE(GPIOH, 1U) /*===========================================================================*/ /* Driver pre-compile time settings. */ @@ -541,22 +541,22 @@ * in the initialization code. * Please refer to the STM32 Reference Manual for details. */ -#define PIN_MODE_INPUT(n) (0U << ((n) * 2U)) -#define PIN_MODE_OUTPUT(n) (1U << ((n) * 2U)) -#define PIN_MODE_ALTERNATE(n) (2U << ((n) * 2U)) -#define PIN_MODE_ANALOG(n) (3U << ((n) * 2U)) -#define PIN_ODR_LOW(n) (0U << (n)) -#define PIN_ODR_HIGH(n) (1U << (n)) -#define PIN_OTYPE_PUSHPULL(n) (0U << (n)) -#define PIN_OTYPE_OPENDRAIN(n) (1U << (n)) -#define PIN_OSPEED_VERYLOW(n) (0U << ((n) * 2U)) -#define PIN_OSPEED_LOW(n) (1U << ((n) * 2U)) -#define PIN_OSPEED_MEDIUM(n) (2U << ((n) * 2U)) -#define PIN_OSPEED_HIGH(n) (3U << ((n) * 2U)) -#define PIN_PUPDR_FLOATING(n) (0U << ((n) * 2U)) -#define PIN_PUPDR_PULLUP(n) (1U << ((n) * 2U)) -#define PIN_PUPDR_PULLDOWN(n) (2U << ((n) * 2U)) -#define PIN_AFIO_AF(n, v) ((v) << (((n) % 8U) * 4U)) +#define PIN_MODE_INPUT(n) (0U << ((n)*2U)) +#define PIN_MODE_OUTPUT(n) (1U << ((n)*2U)) +#define PIN_MODE_ALTERNATE(n) (2U << ((n)*2U)) +#define PIN_MODE_ANALOG(n) (3U << ((n)*2U)) +#define PIN_ODR_LOW(n) (0U << (n)) +#define PIN_ODR_HIGH(n) (1U << (n)) +#define PIN_OTYPE_PUSHPULL(n) (0U << (n)) +#define PIN_OTYPE_OPENDRAIN(n) (1U << (n)) +#define PIN_OSPEED_VERYLOW(n) (0U << ((n)*2U)) +#define PIN_OSPEED_LOW(n) (1U << ((n)*2U)) +#define PIN_OSPEED_MEDIUM(n) (2U << ((n)*2U)) +#define PIN_OSPEED_HIGH(n) (3U << ((n)*2U)) +#define PIN_PUPDR_FLOATING(n) (0U << ((n)*2U)) +#define PIN_PUPDR_PULLUP(n) (1U << ((n)*2U)) +#define PIN_PUPDR_PULLDOWN(n) (2U << ((n)*2U)) +#define PIN_AFIO_AF(n, v) ((v) << (((n) % 8U) * 4U)) /* * GPIOA setup: @@ -578,102 +578,48 @@ * PA14 - SWCLK (alternate 0). * PA15 - ZIO_D20 I2S3_WS (input pullup). */ -#define VAL_GPIOA_MODER (PIN_MODE_INPUT(GPIOA_ZIO_D32) | \ - PIN_MODE_ALTERNATE(GPIOA_RMII_REF_CLK) |\ - PIN_MODE_ALTERNATE(GPIOA_RMII_MDIO) | \ - PIN_MODE_INPUT(GPIOA_ARD_A0) | \ - PIN_MODE_INPUT(GPIOA_ZIO_D24) | \ - PIN_MODE_INPUT(GPIOA_ARD_D13) | \ - PIN_MODE_INPUT(GPIOA_ARD_D12) | \ - PIN_MODE_ALTERNATE(GPIOA_ARD_D11) | \ - PIN_MODE_ALTERNATE(GPIOA_USB_SOF) | \ - PIN_MODE_ANALOG(GPIOA_USB_VBUS) | \ - PIN_MODE_ALTERNATE(GPIOA_USB_ID) | \ - PIN_MODE_ALTERNATE(GPIOA_USB_DM) | \ - PIN_MODE_ALTERNATE(GPIOA_USB_DP) | \ - PIN_MODE_ALTERNATE(GPIOA_SWDIO) | \ - PIN_MODE_ALTERNATE(GPIOA_SWCLK) | \ - PIN_MODE_INPUT(GPIOA_ZIO_D20)) -#define VAL_GPIOA_OTYPER (PIN_OTYPE_PUSHPULL(GPIOA_ZIO_D32) | \ - PIN_OTYPE_PUSHPULL(GPIOA_RMII_REF_CLK) |\ - PIN_OTYPE_PUSHPULL(GPIOA_RMII_MDIO) | \ - PIN_OTYPE_PUSHPULL(GPIOA_ARD_A0) | \ - PIN_OTYPE_PUSHPULL(GPIOA_ZIO_D24) | \ - PIN_OTYPE_PUSHPULL(GPIOA_ARD_D13) | \ - PIN_OTYPE_PUSHPULL(GPIOA_ARD_D12) | \ - PIN_OTYPE_PUSHPULL(GPIOA_ARD_D11) | \ - PIN_OTYPE_PUSHPULL(GPIOA_USB_SOF) | \ - PIN_OTYPE_PUSHPULL(GPIOA_USB_VBUS) | \ - PIN_OTYPE_PUSHPULL(GPIOA_USB_ID) | \ - PIN_OTYPE_PUSHPULL(GPIOA_USB_DM) | \ - PIN_OTYPE_PUSHPULL(GPIOA_USB_DP) | \ - PIN_OTYPE_PUSHPULL(GPIOA_SWDIO) | \ - PIN_OTYPE_PUSHPULL(GPIOA_SWCLK) | \ - PIN_OTYPE_PUSHPULL(GPIOA_ZIO_D20)) -#define VAL_GPIOA_OSPEEDR (PIN_OSPEED_HIGH(GPIOA_ZIO_D32) | \ - PIN_OSPEED_HIGH(GPIOA_RMII_REF_CLK) | \ - PIN_OSPEED_HIGH(GPIOA_RMII_MDIO) | \ - PIN_OSPEED_HIGH(GPIOA_ARD_A0) | \ - PIN_OSPEED_HIGH(GPIOA_ZIO_D24) | \ - PIN_OSPEED_HIGH(GPIOA_ARD_D13) | \ - PIN_OSPEED_HIGH(GPIOA_ARD_D12) | \ - PIN_OSPEED_HIGH(GPIOA_ARD_D11) | \ - PIN_OSPEED_HIGH(GPIOA_USB_SOF) | \ - PIN_OSPEED_HIGH(GPIOA_USB_VBUS) | \ - PIN_OSPEED_HIGH(GPIOA_USB_ID) | \ - PIN_OSPEED_HIGH(GPIOA_USB_DM) | \ - PIN_OSPEED_HIGH(GPIOA_USB_DP) | \ - PIN_OSPEED_HIGH(GPIOA_SWDIO) | \ - PIN_OSPEED_HIGH(GPIOA_SWCLK) | \ - PIN_OSPEED_HIGH(GPIOA_ZIO_D20)) -#define VAL_GPIOA_PUPDR (PIN_PUPDR_PULLUP(GPIOA_ZIO_D32) | \ - PIN_PUPDR_FLOATING(GPIOA_RMII_REF_CLK) |\ - PIN_PUPDR_PULLUP(GPIOA_RMII_MDIO) | \ - PIN_PUPDR_PULLUP(GPIOA_ARD_A0) | \ - PIN_PUPDR_PULLUP(GPIOA_ZIO_D24) | \ - PIN_PUPDR_PULLUP(GPIOA_ARD_D13) | \ - PIN_PUPDR_PULLUP(GPIOA_ARD_D12) | \ - PIN_PUPDR_PULLUP(GPIOA_ARD_D11) | \ - PIN_PUPDR_FLOATING(GPIOA_USB_SOF) | \ - PIN_PUPDR_FLOATING(GPIOA_USB_VBUS) | \ - PIN_PUPDR_FLOATING(GPIOA_USB_ID) | \ - PIN_PUPDR_FLOATING(GPIOA_USB_DM) | \ - PIN_PUPDR_FLOATING(GPIOA_USB_DP) | \ - PIN_PUPDR_FLOATING(GPIOA_SWDIO) | \ - PIN_PUPDR_FLOATING(GPIOA_SWCLK) | \ - PIN_PUPDR_PULLUP(GPIOA_ZIO_D20)) -#define VAL_GPIOA_ODR (PIN_ODR_HIGH(GPIOA_ZIO_D32) | \ - PIN_ODR_HIGH(GPIOA_RMII_REF_CLK) | \ - PIN_ODR_HIGH(GPIOA_RMII_MDIO) | \ - PIN_ODR_HIGH(GPIOA_ARD_A0) | \ - PIN_ODR_HIGH(GPIOA_ZIO_D24) | \ - PIN_ODR_HIGH(GPIOA_ARD_D13) | \ - PIN_ODR_HIGH(GPIOA_ARD_D12) | \ - PIN_ODR_HIGH(GPIOA_ARD_D11) | \ - PIN_ODR_HIGH(GPIOA_USB_SOF) | \ - PIN_ODR_HIGH(GPIOA_USB_VBUS) | \ - PIN_ODR_HIGH(GPIOA_USB_ID) | \ - PIN_ODR_HIGH(GPIOA_USB_DM) | \ - PIN_ODR_HIGH(GPIOA_USB_DP) | \ - PIN_ODR_HIGH(GPIOA_SWDIO) | \ - PIN_ODR_HIGH(GPIOA_SWCLK) | \ - PIN_ODR_HIGH(GPIOA_ZIO_D20)) -#define VAL_GPIOA_AFRL (PIN_AFIO_AF(GPIOA_ZIO_D32, 0U) | \ - PIN_AFIO_AF(GPIOA_RMII_REF_CLK, 11U) | \ - PIN_AFIO_AF(GPIOA_RMII_MDIO, 11U) | \ - PIN_AFIO_AF(GPIOA_ARD_A0, 0U) | \ - PIN_AFIO_AF(GPIOA_ZIO_D24, 0U) | \ - PIN_AFIO_AF(GPIOA_ARD_D13, 0U) | \ - PIN_AFIO_AF(GPIOA_ARD_D12, 0U) | \ - PIN_AFIO_AF(GPIOA_ARD_D11, 11U)) -#define VAL_GPIOA_AFRH (PIN_AFIO_AF(GPIOA_USB_SOF, 10U) | \ - PIN_AFIO_AF(GPIOA_USB_VBUS, 0U) | \ - PIN_AFIO_AF(GPIOA_USB_ID, 10U) | \ - PIN_AFIO_AF(GPIOA_USB_DM, 10U) | \ - PIN_AFIO_AF(GPIOA_USB_DP, 10U) | \ - PIN_AFIO_AF(GPIOA_SWDIO, 0U) | \ - PIN_AFIO_AF(GPIOA_SWCLK, 0U) | \ - PIN_AFIO_AF(GPIOA_ZIO_D20, 0U)) +#define VAL_GPIOA_MODER \ + (PIN_MODE_INPUT(GPIOA_ZIO_D32) | PIN_MODE_ALTERNATE(GPIOA_RMII_REF_CLK) | PIN_MODE_ALTERNATE(GPIOA_RMII_MDIO) | \ + PIN_MODE_INPUT(GPIOA_ARD_A0) | PIN_MODE_INPUT(GPIOA_ZIO_D24) | PIN_MODE_INPUT(GPIOA_ARD_D13) | \ + PIN_MODE_INPUT(GPIOA_ARD_D12) | PIN_MODE_ALTERNATE(GPIOA_ARD_D11) | PIN_MODE_ALTERNATE(GPIOA_USB_SOF) | \ + PIN_MODE_ANALOG(GPIOA_USB_VBUS) | PIN_MODE_ALTERNATE(GPIOA_USB_ID) | PIN_MODE_ALTERNATE(GPIOA_USB_DM) | \ + PIN_MODE_ALTERNATE(GPIOA_USB_DP) | PIN_MODE_ALTERNATE(GPIOA_SWDIO) | PIN_MODE_ALTERNATE(GPIOA_SWCLK) | \ + PIN_MODE_INPUT(GPIOA_ZIO_D20)) +#define VAL_GPIOA_OTYPER \ + (PIN_OTYPE_PUSHPULL(GPIOA_ZIO_D32) | PIN_OTYPE_PUSHPULL(GPIOA_RMII_REF_CLK) | \ + PIN_OTYPE_PUSHPULL(GPIOA_RMII_MDIO) | PIN_OTYPE_PUSHPULL(GPIOA_ARD_A0) | PIN_OTYPE_PUSHPULL(GPIOA_ZIO_D24) | \ + PIN_OTYPE_PUSHPULL(GPIOA_ARD_D13) | PIN_OTYPE_PUSHPULL(GPIOA_ARD_D12) | PIN_OTYPE_PUSHPULL(GPIOA_ARD_D11) | \ + PIN_OTYPE_PUSHPULL(GPIOA_USB_SOF) | PIN_OTYPE_PUSHPULL(GPIOA_USB_VBUS) | PIN_OTYPE_PUSHPULL(GPIOA_USB_ID) | \ + PIN_OTYPE_PUSHPULL(GPIOA_USB_DM) | PIN_OTYPE_PUSHPULL(GPIOA_USB_DP) | PIN_OTYPE_PUSHPULL(GPIOA_SWDIO) | \ + PIN_OTYPE_PUSHPULL(GPIOA_SWCLK) | PIN_OTYPE_PUSHPULL(GPIOA_ZIO_D20)) +#define VAL_GPIOA_OSPEEDR \ + (PIN_OSPEED_HIGH(GPIOA_ZIO_D32) | PIN_OSPEED_HIGH(GPIOA_RMII_REF_CLK) | PIN_OSPEED_HIGH(GPIOA_RMII_MDIO) | \ + PIN_OSPEED_HIGH(GPIOA_ARD_A0) | PIN_OSPEED_HIGH(GPIOA_ZIO_D24) | PIN_OSPEED_HIGH(GPIOA_ARD_D13) | \ + PIN_OSPEED_HIGH(GPIOA_ARD_D12) | PIN_OSPEED_HIGH(GPIOA_ARD_D11) | PIN_OSPEED_HIGH(GPIOA_USB_SOF) | \ + PIN_OSPEED_HIGH(GPIOA_USB_VBUS) | PIN_OSPEED_HIGH(GPIOA_USB_ID) | PIN_OSPEED_HIGH(GPIOA_USB_DM) | \ + PIN_OSPEED_HIGH(GPIOA_USB_DP) | PIN_OSPEED_HIGH(GPIOA_SWDIO) | PIN_OSPEED_HIGH(GPIOA_SWCLK) | \ + PIN_OSPEED_HIGH(GPIOA_ZIO_D20)) +#define VAL_GPIOA_PUPDR \ + (PIN_PUPDR_PULLUP(GPIOA_ZIO_D32) | PIN_PUPDR_FLOATING(GPIOA_RMII_REF_CLK) | PIN_PUPDR_PULLUP(GPIOA_RMII_MDIO) | \ + PIN_PUPDR_PULLUP(GPIOA_ARD_A0) | PIN_PUPDR_PULLUP(GPIOA_ZIO_D24) | PIN_PUPDR_PULLUP(GPIOA_ARD_D13) | \ + PIN_PUPDR_PULLUP(GPIOA_ARD_D12) | PIN_PUPDR_PULLUP(GPIOA_ARD_D11) | PIN_PUPDR_FLOATING(GPIOA_USB_SOF) | \ + PIN_PUPDR_FLOATING(GPIOA_USB_VBUS) | PIN_PUPDR_FLOATING(GPIOA_USB_ID) | PIN_PUPDR_FLOATING(GPIOA_USB_DM) | \ + PIN_PUPDR_FLOATING(GPIOA_USB_DP) | PIN_PUPDR_FLOATING(GPIOA_SWDIO) | PIN_PUPDR_FLOATING(GPIOA_SWCLK) | \ + PIN_PUPDR_PULLUP(GPIOA_ZIO_D20)) +#define VAL_GPIOA_ODR \ + (PIN_ODR_HIGH(GPIOA_ZIO_D32) | PIN_ODR_HIGH(GPIOA_RMII_REF_CLK) | PIN_ODR_HIGH(GPIOA_RMII_MDIO) | \ + PIN_ODR_HIGH(GPIOA_ARD_A0) | PIN_ODR_HIGH(GPIOA_ZIO_D24) | PIN_ODR_HIGH(GPIOA_ARD_D13) | \ + PIN_ODR_HIGH(GPIOA_ARD_D12) | PIN_ODR_HIGH(GPIOA_ARD_D11) | PIN_ODR_HIGH(GPIOA_USB_SOF) | \ + PIN_ODR_HIGH(GPIOA_USB_VBUS) | PIN_ODR_HIGH(GPIOA_USB_ID) | PIN_ODR_HIGH(GPIOA_USB_DM) | \ + PIN_ODR_HIGH(GPIOA_USB_DP) | PIN_ODR_HIGH(GPIOA_SWDIO) | PIN_ODR_HIGH(GPIOA_SWCLK) | PIN_ODR_HIGH(GPIOA_ZIO_D20)) +#define VAL_GPIOA_AFRL \ + (PIN_AFIO_AF(GPIOA_ZIO_D32, 0U) | PIN_AFIO_AF(GPIOA_RMII_REF_CLK, 11U) | PIN_AFIO_AF(GPIOA_RMII_MDIO, 11U) | \ + PIN_AFIO_AF(GPIOA_ARD_A0, 0U) | PIN_AFIO_AF(GPIOA_ZIO_D24, 0U) | PIN_AFIO_AF(GPIOA_ARD_D13, 0U) | \ + PIN_AFIO_AF(GPIOA_ARD_D12, 0U) | PIN_AFIO_AF(GPIOA_ARD_D11, 11U)) +#define VAL_GPIOA_AFRH \ + (PIN_AFIO_AF(GPIOA_USB_SOF, 10U) | PIN_AFIO_AF(GPIOA_USB_VBUS, 0U) | PIN_AFIO_AF(GPIOA_USB_ID, 10U) | \ + PIN_AFIO_AF(GPIOA_USB_DM, 10U) | PIN_AFIO_AF(GPIOA_USB_DP, 10U) | PIN_AFIO_AF(GPIOA_SWDIO, 0U) | \ + PIN_AFIO_AF(GPIOA_SWCLK, 0U) | PIN_AFIO_AF(GPIOA_ZIO_D20, 0U)) /* * GPIOB setup: @@ -695,102 +641,49 @@ * PB14 - LED3 (output pushpull maximum). * PB15 - ZIO_D17 I2S2_SD (input pullup). */ -#define VAL_GPIOB_MODER (PIN_MODE_OUTPUT(GPIOB_ZIO_D33) | \ - PIN_MODE_INPUT(GPIOB_ZIO_A6) | \ - PIN_MODE_INPUT(GPIOB_ZIO_D27) | \ - PIN_MODE_INPUT(GPIOB_ZIO_D23) | \ - PIN_MODE_INPUT(GPIOB_ZIO_D25) | \ - PIN_MODE_INPUT(GPIOB_ZIO_D22) | \ - PIN_MODE_INPUT(GPIOB_ZIO_D26) | \ - PIN_MODE_OUTPUT(GPIOB_LED2) | \ - PIN_MODE_INPUT(GPIOB_ARD_D15) | \ - PIN_MODE_INPUT(GPIOB_ARD_D14) | \ - PIN_MODE_INPUT(GPIOB_ZIO_D36) | \ - PIN_MODE_INPUT(GPIOB_ZIO_D35) | \ - PIN_MODE_INPUT(GPIOB_ZIO_D19) | \ - PIN_MODE_ALTERNATE(GPIOB_ZIO_D18) | \ - PIN_MODE_OUTPUT(GPIOB_LED3) | \ - PIN_MODE_INPUT(GPIOB_ZIO_D17)) -#define VAL_GPIOB_OTYPER (PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D33) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ZIO_A6) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D27) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D23) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D25) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D22) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D26) | \ - PIN_OTYPE_PUSHPULL(GPIOB_LED2) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ARD_D15) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ARD_D14) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D36) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D35) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D19) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D18) | \ - PIN_OTYPE_PUSHPULL(GPIOB_LED3) | \ - PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D17)) -#define VAL_GPIOB_OSPEEDR (PIN_OSPEED_HIGH(GPIOB_ZIO_D33) | \ - PIN_OSPEED_HIGH(GPIOB_ZIO_A6) | \ - PIN_OSPEED_HIGH(GPIOB_ZIO_D27) | \ - PIN_OSPEED_HIGH(GPIOB_ZIO_D23) | \ - PIN_OSPEED_HIGH(GPIOB_ZIO_D25) | \ - PIN_OSPEED_HIGH(GPIOB_ZIO_D22) | \ - PIN_OSPEED_HIGH(GPIOB_ZIO_D26) | \ - PIN_OSPEED_HIGH(GPIOB_LED2) | \ - PIN_OSPEED_HIGH(GPIOB_ARD_D15) | \ - PIN_OSPEED_HIGH(GPIOB_ARD_D14) | \ - PIN_OSPEED_HIGH(GPIOB_ZIO_D36) | \ - PIN_OSPEED_HIGH(GPIOB_ZIO_D35) | \ - PIN_OSPEED_HIGH(GPIOB_ZIO_D19) | \ - PIN_OSPEED_HIGH(GPIOB_ZIO_D18) | \ - PIN_OSPEED_HIGH(GPIOB_LED3) | \ - PIN_OSPEED_HIGH(GPIOB_ZIO_D17)) -#define VAL_GPIOB_PUPDR (PIN_PUPDR_FLOATING(GPIOB_ZIO_D33) | \ - PIN_PUPDR_PULLUP(GPIOB_ZIO_A6) | \ - PIN_PUPDR_PULLUP(GPIOB_ZIO_D27) | \ - PIN_PUPDR_PULLUP(GPIOB_ZIO_D23) | \ - PIN_PUPDR_PULLUP(GPIOB_ZIO_D25) | \ - PIN_PUPDR_PULLUP(GPIOB_ZIO_D22) | \ - PIN_PUPDR_PULLUP(GPIOB_ZIO_D26) | \ - PIN_PUPDR_FLOATING(GPIOB_LED2) | \ - PIN_PUPDR_PULLUP(GPIOB_ARD_D15) | \ - PIN_PUPDR_PULLUP(GPIOB_ARD_D14) | \ - PIN_PUPDR_PULLUP(GPIOB_ZIO_D36) | \ - PIN_PUPDR_PULLUP(GPIOB_ZIO_D35) | \ - PIN_PUPDR_PULLUP(GPIOB_ZIO_D19) | \ - PIN_PUPDR_PULLUP(GPIOB_ZIO_D18) | \ - PIN_PUPDR_FLOATING(GPIOB_LED3) | \ - PIN_PUPDR_PULLUP(GPIOB_ZIO_D17)) -#define VAL_GPIOB_ODR (PIN_ODR_LOW(GPIOB_ZIO_D33) | \ - PIN_ODR_HIGH(GPIOB_ZIO_A6) | \ - PIN_ODR_HIGH(GPIOB_ZIO_D27) | \ - PIN_ODR_HIGH(GPIOB_ZIO_D23) | \ - PIN_ODR_HIGH(GPIOB_ZIO_D25) | \ - PIN_ODR_HIGH(GPIOB_ZIO_D22) | \ - PIN_ODR_HIGH(GPIOB_ZIO_D26) | \ - PIN_ODR_LOW(GPIOB_LED2) | \ - PIN_ODR_HIGH(GPIOB_ARD_D15) | \ - PIN_ODR_HIGH(GPIOB_ARD_D14) | \ - PIN_ODR_HIGH(GPIOB_ZIO_D36) | \ - PIN_ODR_HIGH(GPIOB_ZIO_D35) | \ - PIN_ODR_HIGH(GPIOB_ZIO_D19) | \ - PIN_ODR_HIGH(GPIOB_ZIO_D18) | \ - PIN_ODR_LOW(GPIOB_LED3) | \ - PIN_ODR_HIGH(GPIOB_ZIO_D17)) -#define VAL_GPIOB_AFRL (PIN_AFIO_AF(GPIOB_ZIO_D33, 0U) | \ - PIN_AFIO_AF(GPIOB_ZIO_A6, 0U) | \ - PIN_AFIO_AF(GPIOB_ZIO_D27, 0U) | \ - PIN_AFIO_AF(GPIOB_ZIO_D23, 0U) | \ - PIN_AFIO_AF(GPIOB_ZIO_D25, 0U) | \ - PIN_AFIO_AF(GPIOB_ZIO_D22, 0U) | \ - PIN_AFIO_AF(GPIOB_ZIO_D26, 0U) | \ - PIN_AFIO_AF(GPIOB_LED2, 0U)) -#define VAL_GPIOB_AFRH (PIN_AFIO_AF(GPIOB_ARD_D15, 0U) | \ - PIN_AFIO_AF(GPIOB_ARD_D14, 0U) | \ - PIN_AFIO_AF(GPIOB_ZIO_D36, 0U) | \ - PIN_AFIO_AF(GPIOB_ZIO_D35, 0U) | \ - PIN_AFIO_AF(GPIOB_ZIO_D19, 0U) | \ - PIN_AFIO_AF(GPIOB_ZIO_D18, 11U) | \ - PIN_AFIO_AF(GPIOB_LED3, 0U) | \ - PIN_AFIO_AF(GPIOB_ZIO_D17, 0U)) +#define VAL_GPIOB_MODER \ + (PIN_MODE_OUTPUT(GPIOB_ZIO_D33) | PIN_MODE_INPUT(GPIOB_ZIO_A6) | PIN_MODE_INPUT(GPIOB_ZIO_D27) | \ + PIN_MODE_INPUT(GPIOB_ZIO_D23) | PIN_MODE_INPUT(GPIOB_ZIO_D25) | PIN_MODE_INPUT(GPIOB_ZIO_D22) | \ + PIN_MODE_INPUT(GPIOB_ZIO_D26) | PIN_MODE_OUTPUT(GPIOB_LED2) | PIN_MODE_INPUT(GPIOB_ARD_D15) | \ + PIN_MODE_INPUT(GPIOB_ARD_D14) | PIN_MODE_INPUT(GPIOB_ZIO_D36) | PIN_MODE_INPUT(GPIOB_ZIO_D35) | \ + PIN_MODE_INPUT(GPIOB_ZIO_D19) | PIN_MODE_ALTERNATE(GPIOB_ZIO_D18) | PIN_MODE_OUTPUT(GPIOB_LED3) | \ + PIN_MODE_INPUT(GPIOB_ZIO_D17)) +#define VAL_GPIOB_OTYPER \ + (PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D33) | PIN_OTYPE_PUSHPULL(GPIOB_ZIO_A6) | PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D27) | \ + PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D23) | PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D25) | PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D22) | \ + PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D26) | PIN_OTYPE_PUSHPULL(GPIOB_LED2) | PIN_OTYPE_PUSHPULL(GPIOB_ARD_D15) | \ + PIN_OTYPE_PUSHPULL(GPIOB_ARD_D14) | PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D36) | PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D35) | \ + PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D19) | PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D18) | PIN_OTYPE_PUSHPULL(GPIOB_LED3) | \ + PIN_OTYPE_PUSHPULL(GPIOB_ZIO_D17)) +#define VAL_GPIOB_OSPEEDR \ + (PIN_OSPEED_HIGH(GPIOB_ZIO_D33) | PIN_OSPEED_HIGH(GPIOB_ZIO_A6) | PIN_OSPEED_HIGH(GPIOB_ZIO_D27) | \ + PIN_OSPEED_HIGH(GPIOB_ZIO_D23) | PIN_OSPEED_HIGH(GPIOB_ZIO_D25) | PIN_OSPEED_HIGH(GPIOB_ZIO_D22) | \ + PIN_OSPEED_HIGH(GPIOB_ZIO_D26) | PIN_OSPEED_HIGH(GPIOB_LED2) | PIN_OSPEED_HIGH(GPIOB_ARD_D15) | \ + PIN_OSPEED_HIGH(GPIOB_ARD_D14) | PIN_OSPEED_HIGH(GPIOB_ZIO_D36) | PIN_OSPEED_HIGH(GPIOB_ZIO_D35) | \ + PIN_OSPEED_HIGH(GPIOB_ZIO_D19) | PIN_OSPEED_HIGH(GPIOB_ZIO_D18) | PIN_OSPEED_HIGH(GPIOB_LED3) | \ + PIN_OSPEED_HIGH(GPIOB_ZIO_D17)) +#define VAL_GPIOB_PUPDR \ + (PIN_PUPDR_FLOATING(GPIOB_ZIO_D33) | PIN_PUPDR_PULLUP(GPIOB_ZIO_A6) | PIN_PUPDR_PULLUP(GPIOB_ZIO_D27) | \ + PIN_PUPDR_PULLUP(GPIOB_ZIO_D23) | PIN_PUPDR_PULLUP(GPIOB_ZIO_D25) | PIN_PUPDR_PULLUP(GPIOB_ZIO_D22) | \ + PIN_PUPDR_PULLUP(GPIOB_ZIO_D26) | PIN_PUPDR_FLOATING(GPIOB_LED2) | PIN_PUPDR_PULLUP(GPIOB_ARD_D15) | \ + PIN_PUPDR_PULLUP(GPIOB_ARD_D14) | PIN_PUPDR_PULLUP(GPIOB_ZIO_D36) | PIN_PUPDR_PULLUP(GPIOB_ZIO_D35) | \ + PIN_PUPDR_PULLUP(GPIOB_ZIO_D19) | PIN_PUPDR_PULLUP(GPIOB_ZIO_D18) | PIN_PUPDR_FLOATING(GPIOB_LED3) | \ + PIN_PUPDR_PULLUP(GPIOB_ZIO_D17)) +#define VAL_GPIOB_ODR \ + (PIN_ODR_LOW(GPIOB_ZIO_D33) | PIN_ODR_HIGH(GPIOB_ZIO_A6) | PIN_ODR_HIGH(GPIOB_ZIO_D27) | \ + PIN_ODR_HIGH(GPIOB_ZIO_D23) | PIN_ODR_HIGH(GPIOB_ZIO_D25) | PIN_ODR_HIGH(GPIOB_ZIO_D22) | \ + PIN_ODR_HIGH(GPIOB_ZIO_D26) | PIN_ODR_LOW(GPIOB_LED2) | PIN_ODR_HIGH(GPIOB_ARD_D15) | \ + PIN_ODR_HIGH(GPIOB_ARD_D14) | PIN_ODR_HIGH(GPIOB_ZIO_D36) | PIN_ODR_HIGH(GPIOB_ZIO_D35) | \ + PIN_ODR_HIGH(GPIOB_ZIO_D19) | PIN_ODR_HIGH(GPIOB_ZIO_D18) | PIN_ODR_LOW(GPIOB_LED3) | \ + PIN_ODR_HIGH(GPIOB_ZIO_D17)) +#define VAL_GPIOB_AFRL \ + (PIN_AFIO_AF(GPIOB_ZIO_D33, 0U) | PIN_AFIO_AF(GPIOB_ZIO_A6, 0U) | PIN_AFIO_AF(GPIOB_ZIO_D27, 0U) | \ + PIN_AFIO_AF(GPIOB_ZIO_D23, 0U) | PIN_AFIO_AF(GPIOB_ZIO_D25, 0U) | PIN_AFIO_AF(GPIOB_ZIO_D22, 0U) | \ + PIN_AFIO_AF(GPIOB_ZIO_D26, 0U) | PIN_AFIO_AF(GPIOB_LED2, 0U)) +#define VAL_GPIOB_AFRH \ + (PIN_AFIO_AF(GPIOB_ARD_D15, 0U) | PIN_AFIO_AF(GPIOB_ARD_D14, 0U) | PIN_AFIO_AF(GPIOB_ZIO_D36, 0U) | \ + PIN_AFIO_AF(GPIOB_ZIO_D35, 0U) | PIN_AFIO_AF(GPIOB_ZIO_D19, 0U) | PIN_AFIO_AF(GPIOB_ZIO_D18, 11U) | \ + PIN_AFIO_AF(GPIOB_LED3, 0U) | PIN_AFIO_AF(GPIOB_ZIO_D17, 0U)) /* * GPIOC setup: @@ -812,102 +705,49 @@ * PC14 - OSC32_IN (input floating). * PC15 - OSC32_OUT (input floating). */ -#define VAL_GPIOC_MODER (PIN_MODE_INPUT(GPIOC_ARD_A1) | \ - PIN_MODE_ALTERNATE(GPIOC_RMII_MDC) | \ - PIN_MODE_INPUT(GPIOC_ZIO_A7) | \ - PIN_MODE_INPUT(GPIOC_ARD_A2) | \ - PIN_MODE_ALTERNATE(GPIOC_RMII_RXD0) | \ - PIN_MODE_ALTERNATE(GPIOC_RMII_RXD1) | \ - PIN_MODE_INPUT(GPIOC_ZIO_D16) | \ - PIN_MODE_INPUT(GPIOC_ZIO_D21) | \ - PIN_MODE_INPUT(GPIOC_ZIO_D43) | \ - PIN_MODE_INPUT(GPIOC_ZIO_D44) | \ - PIN_MODE_INPUT(GPIOC_ZIO_D45) | \ - PIN_MODE_INPUT(GPIOC_ZIO_D46) | \ - PIN_MODE_INPUT(GPIOC_ZIO_D47) | \ - PIN_MODE_INPUT(GPIOC_BUTTON) | \ - PIN_MODE_INPUT(GPIOC_OSC32_IN) | \ - PIN_MODE_INPUT(GPIOC_OSC32_OUT)) -#define VAL_GPIOC_OTYPER (PIN_OTYPE_PUSHPULL(GPIOC_ARD_A1) | \ - PIN_OTYPE_PUSHPULL(GPIOC_RMII_MDC) | \ - PIN_OTYPE_PUSHPULL(GPIOC_ZIO_A7) | \ - PIN_OTYPE_PUSHPULL(GPIOC_ARD_A2) | \ - PIN_OTYPE_PUSHPULL(GPIOC_RMII_RXD0) | \ - PIN_OTYPE_PUSHPULL(GPIOC_RMII_RXD1) | \ - PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D16) | \ - PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D21) | \ - PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D43) | \ - PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D44) | \ - PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D45) | \ - PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D46) | \ - PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D47) | \ - PIN_OTYPE_PUSHPULL(GPIOC_BUTTON) | \ - PIN_OTYPE_PUSHPULL(GPIOC_OSC32_IN) | \ - PIN_OTYPE_PUSHPULL(GPIOC_OSC32_OUT)) -#define VAL_GPIOC_OSPEEDR (PIN_OSPEED_HIGH(GPIOC_ARD_A1) | \ - PIN_OSPEED_HIGH(GPIOC_RMII_MDC) | \ - PIN_OSPEED_HIGH(GPIOC_ZIO_A7) | \ - PIN_OSPEED_HIGH(GPIOC_ARD_A2) | \ - PIN_OSPEED_HIGH(GPIOC_RMII_RXD0) | \ - PIN_OSPEED_HIGH(GPIOC_RMII_RXD1) | \ - PIN_OSPEED_HIGH(GPIOC_ZIO_D16) | \ - PIN_OSPEED_HIGH(GPIOC_ZIO_D21) | \ - PIN_OSPEED_HIGH(GPIOC_ZIO_D43) | \ - PIN_OSPEED_HIGH(GPIOC_ZIO_D44) | \ - PIN_OSPEED_HIGH(GPIOC_ZIO_D45) | \ - PIN_OSPEED_HIGH(GPIOC_ZIO_D46) | \ - PIN_OSPEED_HIGH(GPIOC_ZIO_D47) | \ - PIN_OSPEED_HIGH(GPIOC_BUTTON) | \ - PIN_OSPEED_VERYLOW(GPIOC_OSC32_IN) | \ - PIN_OSPEED_VERYLOW(GPIOC_OSC32_OUT)) -#define VAL_GPIOC_PUPDR (PIN_PUPDR_PULLUP(GPIOC_ARD_A1) | \ - PIN_PUPDR_FLOATING(GPIOC_RMII_MDC) | \ - PIN_PUPDR_PULLUP(GPIOC_ZIO_A7) | \ - PIN_PUPDR_PULLUP(GPIOC_ARD_A2) | \ - PIN_PUPDR_FLOATING(GPIOC_RMII_RXD0) | \ - PIN_PUPDR_FLOATING(GPIOC_RMII_RXD1) | \ - PIN_PUPDR_PULLUP(GPIOC_ZIO_D16) | \ - PIN_PUPDR_PULLUP(GPIOC_ZIO_D21) | \ - PIN_PUPDR_PULLUP(GPIOC_ZIO_D43) | \ - PIN_PUPDR_PULLUP(GPIOC_ZIO_D44) | \ - PIN_PUPDR_PULLUP(GPIOC_ZIO_D45) | \ - PIN_PUPDR_PULLUP(GPIOC_ZIO_D46) | \ - PIN_PUPDR_PULLUP(GPIOC_ZIO_D47) | \ - PIN_PUPDR_FLOATING(GPIOC_BUTTON) | \ - PIN_PUPDR_FLOATING(GPIOC_OSC32_IN) | \ - PIN_PUPDR_FLOATING(GPIOC_OSC32_OUT)) -#define VAL_GPIOC_ODR (PIN_ODR_HIGH(GPIOC_ARD_A1) | \ - PIN_ODR_HIGH(GPIOC_RMII_MDC) | \ - PIN_ODR_HIGH(GPIOC_ZIO_A7) | \ - PIN_ODR_HIGH(GPIOC_ARD_A2) | \ - PIN_ODR_HIGH(GPIOC_RMII_RXD0) | \ - PIN_ODR_HIGH(GPIOC_RMII_RXD1) | \ - PIN_ODR_HIGH(GPIOC_ZIO_D16) | \ - PIN_ODR_HIGH(GPIOC_ZIO_D21) | \ - PIN_ODR_HIGH(GPIOC_ZIO_D43) | \ - PIN_ODR_HIGH(GPIOC_ZIO_D44) | \ - PIN_ODR_HIGH(GPIOC_ZIO_D45) | \ - PIN_ODR_HIGH(GPIOC_ZIO_D46) | \ - PIN_ODR_HIGH(GPIOC_ZIO_D47) | \ - PIN_ODR_HIGH(GPIOC_BUTTON) | \ - PIN_ODR_HIGH(GPIOC_OSC32_IN) | \ - PIN_ODR_HIGH(GPIOC_OSC32_OUT)) -#define VAL_GPIOC_AFRL (PIN_AFIO_AF(GPIOC_ARD_A1, 0U) | \ - PIN_AFIO_AF(GPIOC_RMII_MDC, 11U) | \ - PIN_AFIO_AF(GPIOC_ZIO_A7, 0U) | \ - PIN_AFIO_AF(GPIOC_ARD_A2, 0U) | \ - PIN_AFIO_AF(GPIOC_RMII_RXD0, 11U) | \ - PIN_AFIO_AF(GPIOC_RMII_RXD1, 11U) | \ - PIN_AFIO_AF(GPIOC_ZIO_D16, 0U) | \ - PIN_AFIO_AF(GPIOC_ZIO_D21, 0U)) -#define VAL_GPIOC_AFRH (PIN_AFIO_AF(GPIOC_ZIO_D43, 0U) | \ - PIN_AFIO_AF(GPIOC_ZIO_D44, 0U) | \ - PIN_AFIO_AF(GPIOC_ZIO_D45, 0U) | \ - PIN_AFIO_AF(GPIOC_ZIO_D46, 0U) | \ - PIN_AFIO_AF(GPIOC_ZIO_D47, 0U) | \ - PIN_AFIO_AF(GPIOC_BUTTON, 0U) | \ - PIN_AFIO_AF(GPIOC_OSC32_IN, 0U) | \ - PIN_AFIO_AF(GPIOC_OSC32_OUT, 0U)) +#define VAL_GPIOC_MODER \ + (PIN_MODE_INPUT(GPIOC_ARD_A1) | PIN_MODE_ALTERNATE(GPIOC_RMII_MDC) | PIN_MODE_INPUT(GPIOC_ZIO_A7) | \ + PIN_MODE_INPUT(GPIOC_ARD_A2) | PIN_MODE_ALTERNATE(GPIOC_RMII_RXD0) | PIN_MODE_ALTERNATE(GPIOC_RMII_RXD1) | \ + PIN_MODE_INPUT(GPIOC_ZIO_D16) | PIN_MODE_INPUT(GPIOC_ZIO_D21) | PIN_MODE_INPUT(GPIOC_ZIO_D43) | \ + PIN_MODE_INPUT(GPIOC_ZIO_D44) | PIN_MODE_INPUT(GPIOC_ZIO_D45) | PIN_MODE_INPUT(GPIOC_ZIO_D46) | \ + PIN_MODE_INPUT(GPIOC_ZIO_D47) | PIN_MODE_INPUT(GPIOC_BUTTON) | PIN_MODE_INPUT(GPIOC_OSC32_IN) | \ + PIN_MODE_INPUT(GPIOC_OSC32_OUT)) +#define VAL_GPIOC_OTYPER \ + (PIN_OTYPE_PUSHPULL(GPIOC_ARD_A1) | PIN_OTYPE_PUSHPULL(GPIOC_RMII_MDC) | PIN_OTYPE_PUSHPULL(GPIOC_ZIO_A7) | \ + PIN_OTYPE_PUSHPULL(GPIOC_ARD_A2) | PIN_OTYPE_PUSHPULL(GPIOC_RMII_RXD0) | PIN_OTYPE_PUSHPULL(GPIOC_RMII_RXD1) | \ + PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D16) | PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D21) | PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D43) | \ + PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D44) | PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D45) | PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D46) | \ + PIN_OTYPE_PUSHPULL(GPIOC_ZIO_D47) | PIN_OTYPE_PUSHPULL(GPIOC_BUTTON) | PIN_OTYPE_PUSHPULL(GPIOC_OSC32_IN) | \ + PIN_OTYPE_PUSHPULL(GPIOC_OSC32_OUT)) +#define VAL_GPIOC_OSPEEDR \ + (PIN_OSPEED_HIGH(GPIOC_ARD_A1) | PIN_OSPEED_HIGH(GPIOC_RMII_MDC) | PIN_OSPEED_HIGH(GPIOC_ZIO_A7) | \ + PIN_OSPEED_HIGH(GPIOC_ARD_A2) | PIN_OSPEED_HIGH(GPIOC_RMII_RXD0) | PIN_OSPEED_HIGH(GPIOC_RMII_RXD1) | \ + PIN_OSPEED_HIGH(GPIOC_ZIO_D16) | PIN_OSPEED_HIGH(GPIOC_ZIO_D21) | PIN_OSPEED_HIGH(GPIOC_ZIO_D43) | \ + PIN_OSPEED_HIGH(GPIOC_ZIO_D44) | PIN_OSPEED_HIGH(GPIOC_ZIO_D45) | PIN_OSPEED_HIGH(GPIOC_ZIO_D46) | \ + PIN_OSPEED_HIGH(GPIOC_ZIO_D47) | PIN_OSPEED_HIGH(GPIOC_BUTTON) | PIN_OSPEED_VERYLOW(GPIOC_OSC32_IN) | \ + PIN_OSPEED_VERYLOW(GPIOC_OSC32_OUT)) +#define VAL_GPIOC_PUPDR \ + (PIN_PUPDR_PULLUP(GPIOC_ARD_A1) | PIN_PUPDR_FLOATING(GPIOC_RMII_MDC) | PIN_PUPDR_PULLUP(GPIOC_ZIO_A7) | \ + PIN_PUPDR_PULLUP(GPIOC_ARD_A2) | PIN_PUPDR_FLOATING(GPIOC_RMII_RXD0) | PIN_PUPDR_FLOATING(GPIOC_RMII_RXD1) | \ + PIN_PUPDR_PULLUP(GPIOC_ZIO_D16) | PIN_PUPDR_PULLUP(GPIOC_ZIO_D21) | PIN_PUPDR_PULLUP(GPIOC_ZIO_D43) | \ + PIN_PUPDR_PULLUP(GPIOC_ZIO_D44) | PIN_PUPDR_PULLUP(GPIOC_ZIO_D45) | PIN_PUPDR_PULLUP(GPIOC_ZIO_D46) | \ + PIN_PUPDR_PULLUP(GPIOC_ZIO_D47) | PIN_PUPDR_FLOATING(GPIOC_BUTTON) | PIN_PUPDR_FLOATING(GPIOC_OSC32_IN) | \ + PIN_PUPDR_FLOATING(GPIOC_OSC32_OUT)) +#define VAL_GPIOC_ODR \ + (PIN_ODR_HIGH(GPIOC_ARD_A1) | PIN_ODR_HIGH(GPIOC_RMII_MDC) | PIN_ODR_HIGH(GPIOC_ZIO_A7) | \ + PIN_ODR_HIGH(GPIOC_ARD_A2) | PIN_ODR_HIGH(GPIOC_RMII_RXD0) | PIN_ODR_HIGH(GPIOC_RMII_RXD1) | \ + PIN_ODR_HIGH(GPIOC_ZIO_D16) | PIN_ODR_HIGH(GPIOC_ZIO_D21) | PIN_ODR_HIGH(GPIOC_ZIO_D43) | \ + PIN_ODR_HIGH(GPIOC_ZIO_D44) | PIN_ODR_HIGH(GPIOC_ZIO_D45) | PIN_ODR_HIGH(GPIOC_ZIO_D46) | \ + PIN_ODR_HIGH(GPIOC_ZIO_D47) | PIN_ODR_HIGH(GPIOC_BUTTON) | PIN_ODR_HIGH(GPIOC_OSC32_IN) | \ + PIN_ODR_HIGH(GPIOC_OSC32_OUT)) +#define VAL_GPIOC_AFRL \ + (PIN_AFIO_AF(GPIOC_ARD_A1, 0U) | PIN_AFIO_AF(GPIOC_RMII_MDC, 11U) | PIN_AFIO_AF(GPIOC_ZIO_A7, 0U) | \ + PIN_AFIO_AF(GPIOC_ARD_A2, 0U) | PIN_AFIO_AF(GPIOC_RMII_RXD0, 11U) | PIN_AFIO_AF(GPIOC_RMII_RXD1, 11U) | \ + PIN_AFIO_AF(GPIOC_ZIO_D16, 0U) | PIN_AFIO_AF(GPIOC_ZIO_D21, 0U)) +#define VAL_GPIOC_AFRH \ + (PIN_AFIO_AF(GPIOC_ZIO_D43, 0U) | PIN_AFIO_AF(GPIOC_ZIO_D44, 0U) | PIN_AFIO_AF(GPIOC_ZIO_D45, 0U) | \ + PIN_AFIO_AF(GPIOC_ZIO_D46, 0U) | PIN_AFIO_AF(GPIOC_ZIO_D47, 0U) | PIN_AFIO_AF(GPIOC_BUTTON, 0U) | \ + PIN_AFIO_AF(GPIOC_OSC32_IN, 0U) | PIN_AFIO_AF(GPIOC_OSC32_OUT, 0U)) /* * GPIOD setup: @@ -929,102 +769,49 @@ * PD14 - ARD_D10 SPI1_NSS (input pullup). * PD15 - ARD_D9 TIM4_CH4 (input pullup). */ -#define VAL_GPIOD_MODER (PIN_MODE_INPUT(GPIOD_ZIO_D67) | \ - PIN_MODE_INPUT(GPIOD_ZIO_D66) | \ - PIN_MODE_INPUT(GPIOD_ZIO_D48) | \ - PIN_MODE_INPUT(GPIOD_ZIO_D55) | \ - PIN_MODE_INPUT(GPIOD_ZIO_D54) | \ - PIN_MODE_INPUT(GPIOD_ZIO_D53) | \ - PIN_MODE_INPUT(GPIOD_ZIO_D52) | \ - PIN_MODE_INPUT(GPIOD_ZIO_D51) | \ - PIN_MODE_ALTERNATE(GPIOD_USART3_RX) | \ - PIN_MODE_ALTERNATE(GPIOD_USART3_TX) | \ - PIN_MODE_INPUT(GPIOD_PIN10) | \ - PIN_MODE_INPUT(GPIOD_ZIO_D30) | \ - PIN_MODE_INPUT(GPIOD_ZIO_D29) | \ - PIN_MODE_INPUT(GPIOD_ZIO_D28) | \ - PIN_MODE_INPUT(GPIOD_ARD_D10) | \ - PIN_MODE_INPUT(GPIOD_ARD_D9)) -#define VAL_GPIOD_OTYPER (PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D67) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D66) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D48) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D55) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D54) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D53) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D52) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D51) | \ - PIN_OTYPE_PUSHPULL(GPIOD_USART3_RX) | \ - PIN_OTYPE_PUSHPULL(GPIOD_USART3_TX) | \ - PIN_OTYPE_PUSHPULL(GPIOD_PIN10) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D30) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D29) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D28) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ARD_D10) | \ - PIN_OTYPE_PUSHPULL(GPIOD_ARD_D9)) -#define VAL_GPIOD_OSPEEDR (PIN_OSPEED_HIGH(GPIOD_ZIO_D67) | \ - PIN_OSPEED_HIGH(GPIOD_ZIO_D66) | \ - PIN_OSPEED_HIGH(GPIOD_ZIO_D48) | \ - PIN_OSPEED_HIGH(GPIOD_ZIO_D55) | \ - PIN_OSPEED_HIGH(GPIOD_ZIO_D54) | \ - PIN_OSPEED_HIGH(GPIOD_ZIO_D53) | \ - PIN_OSPEED_HIGH(GPIOD_ZIO_D52) | \ - PIN_OSPEED_HIGH(GPIOD_ZIO_D51) | \ - PIN_OSPEED_HIGH(GPIOD_USART3_RX) | \ - PIN_OSPEED_HIGH(GPIOD_USART3_TX) | \ - PIN_OSPEED_VERYLOW(GPIOD_PIN10) | \ - PIN_OSPEED_HIGH(GPIOD_ZIO_D30) | \ - PIN_OSPEED_HIGH(GPIOD_ZIO_D29) | \ - PIN_OSPEED_HIGH(GPIOD_ZIO_D28) | \ - PIN_OSPEED_HIGH(GPIOD_ARD_D10) | \ - PIN_OSPEED_HIGH(GPIOD_ARD_D9)) -#define VAL_GPIOD_PUPDR (PIN_PUPDR_PULLUP(GPIOD_ZIO_D67) | \ - PIN_PUPDR_PULLUP(GPIOD_ZIO_D66) | \ - PIN_PUPDR_PULLUP(GPIOD_ZIO_D48) | \ - PIN_PUPDR_PULLUP(GPIOD_ZIO_D55) | \ - PIN_PUPDR_PULLUP(GPIOD_ZIO_D54) | \ - PIN_PUPDR_PULLUP(GPIOD_ZIO_D53) | \ - PIN_PUPDR_PULLUP(GPIOD_ZIO_D52) | \ - PIN_PUPDR_PULLUP(GPIOD_ZIO_D51) | \ - PIN_PUPDR_FLOATING(GPIOD_USART3_RX) | \ - PIN_PUPDR_FLOATING(GPIOD_USART3_TX) | \ - PIN_PUPDR_PULLUP(GPIOD_PIN10) | \ - PIN_PUPDR_PULLUP(GPIOD_ZIO_D30) | \ - PIN_PUPDR_PULLUP(GPIOD_ZIO_D29) | \ - PIN_PUPDR_PULLUP(GPIOD_ZIO_D28) | \ - PIN_PUPDR_PULLUP(GPIOD_ARD_D10) | \ - PIN_PUPDR_PULLUP(GPIOD_ARD_D9)) -#define VAL_GPIOD_ODR (PIN_ODR_HIGH(GPIOD_ZIO_D67) | \ - PIN_ODR_HIGH(GPIOD_ZIO_D66) | \ - PIN_ODR_HIGH(GPIOD_ZIO_D48) | \ - PIN_ODR_HIGH(GPIOD_ZIO_D55) | \ - PIN_ODR_HIGH(GPIOD_ZIO_D54) | \ - PIN_ODR_HIGH(GPIOD_ZIO_D53) | \ - PIN_ODR_HIGH(GPIOD_ZIO_D52) | \ - PIN_ODR_HIGH(GPIOD_ZIO_D51) | \ - PIN_ODR_HIGH(GPIOD_USART3_RX) | \ - PIN_ODR_HIGH(GPIOD_USART3_TX) | \ - PIN_ODR_HIGH(GPIOD_PIN10) | \ - PIN_ODR_HIGH(GPIOD_ZIO_D30) | \ - PIN_ODR_HIGH(GPIOD_ZIO_D29) | \ - PIN_ODR_HIGH(GPIOD_ZIO_D28) | \ - PIN_ODR_HIGH(GPIOD_ARD_D10) | \ - PIN_ODR_HIGH(GPIOD_ARD_D9)) -#define VAL_GPIOD_AFRL (PIN_AFIO_AF(GPIOD_ZIO_D67, 0U) | \ - PIN_AFIO_AF(GPIOD_ZIO_D66, 0U) | \ - PIN_AFIO_AF(GPIOD_ZIO_D48, 0U) | \ - PIN_AFIO_AF(GPIOD_ZIO_D55, 0U) | \ - PIN_AFIO_AF(GPIOD_ZIO_D54, 0U) | \ - PIN_AFIO_AF(GPIOD_ZIO_D53, 0U) | \ - PIN_AFIO_AF(GPIOD_ZIO_D52, 0U) | \ - PIN_AFIO_AF(GPIOD_ZIO_D51, 0U)) -#define VAL_GPIOD_AFRH (PIN_AFIO_AF(GPIOD_USART3_RX, 7U) | \ - PIN_AFIO_AF(GPIOD_USART3_TX, 7U) | \ - PIN_AFIO_AF(GPIOD_PIN10, 0U) | \ - PIN_AFIO_AF(GPIOD_ZIO_D30, 0U) | \ - PIN_AFIO_AF(GPIOD_ZIO_D29, 0U) | \ - PIN_AFIO_AF(GPIOD_ZIO_D28, 0U) | \ - PIN_AFIO_AF(GPIOD_ARD_D10, 0U) | \ - PIN_AFIO_AF(GPIOD_ARD_D9, 0U)) +#define VAL_GPIOD_MODER \ + (PIN_MODE_INPUT(GPIOD_ZIO_D67) | PIN_MODE_INPUT(GPIOD_ZIO_D66) | PIN_MODE_INPUT(GPIOD_ZIO_D48) | \ + PIN_MODE_INPUT(GPIOD_ZIO_D55) | PIN_MODE_INPUT(GPIOD_ZIO_D54) | PIN_MODE_INPUT(GPIOD_ZIO_D53) | \ + PIN_MODE_INPUT(GPIOD_ZIO_D52) | PIN_MODE_INPUT(GPIOD_ZIO_D51) | PIN_MODE_ALTERNATE(GPIOD_USART3_RX) | \ + PIN_MODE_ALTERNATE(GPIOD_USART3_TX) | PIN_MODE_INPUT(GPIOD_PIN10) | PIN_MODE_INPUT(GPIOD_ZIO_D30) | \ + PIN_MODE_INPUT(GPIOD_ZIO_D29) | PIN_MODE_INPUT(GPIOD_ZIO_D28) | PIN_MODE_INPUT(GPIOD_ARD_D10) | \ + PIN_MODE_INPUT(GPIOD_ARD_D9)) +#define VAL_GPIOD_OTYPER \ + (PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D67) | PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D66) | PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D48) | \ + PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D55) | PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D54) | PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D53) | \ + PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D52) | PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D51) | PIN_OTYPE_PUSHPULL(GPIOD_USART3_RX) | \ + PIN_OTYPE_PUSHPULL(GPIOD_USART3_TX) | PIN_OTYPE_PUSHPULL(GPIOD_PIN10) | PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D30) | \ + PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D29) | PIN_OTYPE_PUSHPULL(GPIOD_ZIO_D28) | PIN_OTYPE_PUSHPULL(GPIOD_ARD_D10) | \ + PIN_OTYPE_PUSHPULL(GPIOD_ARD_D9)) +#define VAL_GPIOD_OSPEEDR \ + (PIN_OSPEED_HIGH(GPIOD_ZIO_D67) | PIN_OSPEED_HIGH(GPIOD_ZIO_D66) | PIN_OSPEED_HIGH(GPIOD_ZIO_D48) | \ + PIN_OSPEED_HIGH(GPIOD_ZIO_D55) | PIN_OSPEED_HIGH(GPIOD_ZIO_D54) | PIN_OSPEED_HIGH(GPIOD_ZIO_D53) | \ + PIN_OSPEED_HIGH(GPIOD_ZIO_D52) | PIN_OSPEED_HIGH(GPIOD_ZIO_D51) | PIN_OSPEED_HIGH(GPIOD_USART3_RX) | \ + PIN_OSPEED_HIGH(GPIOD_USART3_TX) | PIN_OSPEED_VERYLOW(GPIOD_PIN10) | PIN_OSPEED_HIGH(GPIOD_ZIO_D30) | \ + PIN_OSPEED_HIGH(GPIOD_ZIO_D29) | PIN_OSPEED_HIGH(GPIOD_ZIO_D28) | PIN_OSPEED_HIGH(GPIOD_ARD_D10) | \ + PIN_OSPEED_HIGH(GPIOD_ARD_D9)) +#define VAL_GPIOD_PUPDR \ + (PIN_PUPDR_PULLUP(GPIOD_ZIO_D67) | PIN_PUPDR_PULLUP(GPIOD_ZIO_D66) | PIN_PUPDR_PULLUP(GPIOD_ZIO_D48) | \ + PIN_PUPDR_PULLUP(GPIOD_ZIO_D55) | PIN_PUPDR_PULLUP(GPIOD_ZIO_D54) | PIN_PUPDR_PULLUP(GPIOD_ZIO_D53) | \ + PIN_PUPDR_PULLUP(GPIOD_ZIO_D52) | PIN_PUPDR_PULLUP(GPIOD_ZIO_D51) | PIN_PUPDR_FLOATING(GPIOD_USART3_RX) | \ + PIN_PUPDR_FLOATING(GPIOD_USART3_TX) | PIN_PUPDR_PULLUP(GPIOD_PIN10) | PIN_PUPDR_PULLUP(GPIOD_ZIO_D30) | \ + PIN_PUPDR_PULLUP(GPIOD_ZIO_D29) | PIN_PUPDR_PULLUP(GPIOD_ZIO_D28) | PIN_PUPDR_PULLUP(GPIOD_ARD_D10) | \ + PIN_PUPDR_PULLUP(GPIOD_ARD_D9)) +#define VAL_GPIOD_ODR \ + (PIN_ODR_HIGH(GPIOD_ZIO_D67) | PIN_ODR_HIGH(GPIOD_ZIO_D66) | PIN_ODR_HIGH(GPIOD_ZIO_D48) | \ + PIN_ODR_HIGH(GPIOD_ZIO_D55) | PIN_ODR_HIGH(GPIOD_ZIO_D54) | PIN_ODR_HIGH(GPIOD_ZIO_D53) | \ + PIN_ODR_HIGH(GPIOD_ZIO_D52) | PIN_ODR_HIGH(GPIOD_ZIO_D51) | PIN_ODR_HIGH(GPIOD_USART3_RX) | \ + PIN_ODR_HIGH(GPIOD_USART3_TX) | PIN_ODR_HIGH(GPIOD_PIN10) | PIN_ODR_HIGH(GPIOD_ZIO_D30) | \ + PIN_ODR_HIGH(GPIOD_ZIO_D29) | PIN_ODR_HIGH(GPIOD_ZIO_D28) | PIN_ODR_HIGH(GPIOD_ARD_D10) | \ + PIN_ODR_HIGH(GPIOD_ARD_D9)) +#define VAL_GPIOD_AFRL \ + (PIN_AFIO_AF(GPIOD_ZIO_D67, 0U) | PIN_AFIO_AF(GPIOD_ZIO_D66, 0U) | PIN_AFIO_AF(GPIOD_ZIO_D48, 0U) | \ + PIN_AFIO_AF(GPIOD_ZIO_D55, 0U) | PIN_AFIO_AF(GPIOD_ZIO_D54, 0U) | PIN_AFIO_AF(GPIOD_ZIO_D53, 0U) | \ + PIN_AFIO_AF(GPIOD_ZIO_D52, 0U) | PIN_AFIO_AF(GPIOD_ZIO_D51, 0U)) +#define VAL_GPIOD_AFRH \ + (PIN_AFIO_AF(GPIOD_USART3_RX, 7U) | PIN_AFIO_AF(GPIOD_USART3_TX, 7U) | PIN_AFIO_AF(GPIOD_PIN10, 0U) | \ + PIN_AFIO_AF(GPIOD_ZIO_D30, 0U) | PIN_AFIO_AF(GPIOD_ZIO_D29, 0U) | PIN_AFIO_AF(GPIOD_ZIO_D28, 0U) | \ + PIN_AFIO_AF(GPIOD_ARD_D10, 0U) | PIN_AFIO_AF(GPIOD_ARD_D9, 0U)) /* * GPIOE setup: @@ -1046,102 +833,49 @@ * PE14 - ZIO_D38 (input pullup). * PE15 - ZIO_D37 TIM1_BKIN1 (input pullup). */ -#define VAL_GPIOE_MODER (PIN_MODE_INPUT(GPIOE_ZIO_D34) | \ - PIN_MODE_INPUT(GPIOE_PIN1) | \ - PIN_MODE_INPUT(GPIOE_ZIO_D31) | \ - PIN_MODE_INPUT(GPIOE_ZIO_D60) | \ - PIN_MODE_INPUT(GPIOE_ZIO_D57) | \ - PIN_MODE_INPUT(GPIOE_ZIO_D58) | \ - PIN_MODE_INPUT(GPIOE_ZIO_D59) | \ - PIN_MODE_INPUT(GPIOE_ZIO_D41) | \ - PIN_MODE_INPUT(GPIOE_ZIO_D42) | \ - PIN_MODE_INPUT(GPIOE_ARD_D6) | \ - PIN_MODE_INPUT(GPIOE_ZIO_D40) | \ - PIN_MODE_INPUT(GPIOE_ARD_D5) | \ - PIN_MODE_INPUT(GPIOE_ZIO_D39) | \ - PIN_MODE_INPUT(GPIOE_ARD_D3) | \ - PIN_MODE_INPUT(GPIOE_ZIO_D38) | \ - PIN_MODE_INPUT(GPIOE_ZIO_D37)) -#define VAL_GPIOE_OTYPER (PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D34) | \ - PIN_OTYPE_PUSHPULL(GPIOE_PIN1) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D31) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D60) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D57) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D58) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D59) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D41) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D42) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ARD_D6) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D40) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ARD_D5) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D39) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ARD_D3) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D38) | \ - PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D37)) -#define VAL_GPIOE_OSPEEDR (PIN_OSPEED_HIGH(GPIOE_ZIO_D34) | \ - PIN_OSPEED_VERYLOW(GPIOE_PIN1) | \ - PIN_OSPEED_HIGH(GPIOE_ZIO_D31) | \ - PIN_OSPEED_HIGH(GPIOE_ZIO_D60) | \ - PIN_OSPEED_HIGH(GPIOE_ZIO_D57) | \ - PIN_OSPEED_HIGH(GPIOE_ZIO_D58) | \ - PIN_OSPEED_HIGH(GPIOE_ZIO_D59) | \ - PIN_OSPEED_HIGH(GPIOE_ZIO_D41) | \ - PIN_OSPEED_HIGH(GPIOE_ZIO_D42) | \ - PIN_OSPEED_HIGH(GPIOE_ARD_D6) | \ - PIN_OSPEED_HIGH(GPIOE_ZIO_D40) | \ - PIN_OSPEED_HIGH(GPIOE_ARD_D5) | \ - PIN_OSPEED_HIGH(GPIOE_ZIO_D39) | \ - PIN_OSPEED_HIGH(GPIOE_ARD_D3) | \ - PIN_OSPEED_VERYLOW(GPIOE_ZIO_D38) | \ - PIN_OSPEED_HIGH(GPIOE_ZIO_D37)) -#define VAL_GPIOE_PUPDR (PIN_PUPDR_PULLUP(GPIOE_ZIO_D34) | \ - PIN_PUPDR_PULLUP(GPIOE_PIN1) | \ - PIN_PUPDR_PULLUP(GPIOE_ZIO_D31) | \ - PIN_PUPDR_PULLUP(GPIOE_ZIO_D60) | \ - PIN_PUPDR_PULLUP(GPIOE_ZIO_D57) | \ - PIN_PUPDR_PULLUP(GPIOE_ZIO_D58) | \ - PIN_PUPDR_PULLUP(GPIOE_ZIO_D59) | \ - PIN_PUPDR_PULLUP(GPIOE_ZIO_D41) | \ - PIN_PUPDR_PULLUP(GPIOE_ZIO_D42) | \ - PIN_PUPDR_PULLUP(GPIOE_ARD_D6) | \ - PIN_PUPDR_PULLUP(GPIOE_ZIO_D40) | \ - PIN_PUPDR_PULLUP(GPIOE_ARD_D5) | \ - PIN_PUPDR_PULLUP(GPIOE_ZIO_D39) | \ - PIN_PUPDR_PULLUP(GPIOE_ARD_D3) | \ - PIN_PUPDR_PULLUP(GPIOE_ZIO_D38) | \ - PIN_PUPDR_PULLUP(GPIOE_ZIO_D37)) -#define VAL_GPIOE_ODR (PIN_ODR_HIGH(GPIOE_ZIO_D34) | \ - PIN_ODR_HIGH(GPIOE_PIN1) | \ - PIN_ODR_HIGH(GPIOE_ZIO_D31) | \ - PIN_ODR_HIGH(GPIOE_ZIO_D60) | \ - PIN_ODR_HIGH(GPIOE_ZIO_D57) | \ - PIN_ODR_HIGH(GPIOE_ZIO_D58) | \ - PIN_ODR_HIGH(GPIOE_ZIO_D59) | \ - PIN_ODR_HIGH(GPIOE_ZIO_D41) | \ - PIN_ODR_HIGH(GPIOE_ZIO_D42) | \ - PIN_ODR_HIGH(GPIOE_ARD_D6) | \ - PIN_ODR_HIGH(GPIOE_ZIO_D40) | \ - PIN_ODR_HIGH(GPIOE_ARD_D5) | \ - PIN_ODR_HIGH(GPIOE_ZIO_D39) | \ - PIN_ODR_HIGH(GPIOE_ARD_D3) | \ - PIN_ODR_HIGH(GPIOE_ZIO_D38) | \ - PIN_ODR_HIGH(GPIOE_ZIO_D37)) -#define VAL_GPIOE_AFRL (PIN_AFIO_AF(GPIOE_ZIO_D34, 0U) | \ - PIN_AFIO_AF(GPIOE_PIN1, 0U) | \ - PIN_AFIO_AF(GPIOE_ZIO_D31, 0U) | \ - PIN_AFIO_AF(GPIOE_ZIO_D60, 0U) | \ - PIN_AFIO_AF(GPIOE_ZIO_D57, 0U) | \ - PIN_AFIO_AF(GPIOE_ZIO_D58, 0U) | \ - PIN_AFIO_AF(GPIOE_ZIO_D59, 0U) | \ - PIN_AFIO_AF(GPIOE_ZIO_D41, 0U)) -#define VAL_GPIOE_AFRH (PIN_AFIO_AF(GPIOE_ZIO_D42, 0U) | \ - PIN_AFIO_AF(GPIOE_ARD_D6, 0U) | \ - PIN_AFIO_AF(GPIOE_ZIO_D40, 0U) | \ - PIN_AFIO_AF(GPIOE_ARD_D5, 0U) | \ - PIN_AFIO_AF(GPIOE_ZIO_D39, 0U) | \ - PIN_AFIO_AF(GPIOE_ARD_D3, 0U) | \ - PIN_AFIO_AF(GPIOE_ZIO_D38, 0U) | \ - PIN_AFIO_AF(GPIOE_ZIO_D37, 0U)) +#define VAL_GPIOE_MODER \ + (PIN_MODE_INPUT(GPIOE_ZIO_D34) | PIN_MODE_INPUT(GPIOE_PIN1) | PIN_MODE_INPUT(GPIOE_ZIO_D31) | \ + PIN_MODE_INPUT(GPIOE_ZIO_D60) | PIN_MODE_INPUT(GPIOE_ZIO_D57) | PIN_MODE_INPUT(GPIOE_ZIO_D58) | \ + PIN_MODE_INPUT(GPIOE_ZIO_D59) | PIN_MODE_INPUT(GPIOE_ZIO_D41) | PIN_MODE_INPUT(GPIOE_ZIO_D42) | \ + PIN_MODE_INPUT(GPIOE_ARD_D6) | PIN_MODE_INPUT(GPIOE_ZIO_D40) | PIN_MODE_INPUT(GPIOE_ARD_D5) | \ + PIN_MODE_INPUT(GPIOE_ZIO_D39) | PIN_MODE_INPUT(GPIOE_ARD_D3) | PIN_MODE_INPUT(GPIOE_ZIO_D38) | \ + PIN_MODE_INPUT(GPIOE_ZIO_D37)) +#define VAL_GPIOE_OTYPER \ + (PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D34) | PIN_OTYPE_PUSHPULL(GPIOE_PIN1) | PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D31) | \ + PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D60) | PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D57) | PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D58) | \ + PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D59) | PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D41) | PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D42) | \ + PIN_OTYPE_PUSHPULL(GPIOE_ARD_D6) | PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D40) | PIN_OTYPE_PUSHPULL(GPIOE_ARD_D5) | \ + PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D39) | PIN_OTYPE_PUSHPULL(GPIOE_ARD_D3) | PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D38) | \ + PIN_OTYPE_PUSHPULL(GPIOE_ZIO_D37)) +#define VAL_GPIOE_OSPEEDR \ + (PIN_OSPEED_HIGH(GPIOE_ZIO_D34) | PIN_OSPEED_VERYLOW(GPIOE_PIN1) | PIN_OSPEED_HIGH(GPIOE_ZIO_D31) | \ + PIN_OSPEED_HIGH(GPIOE_ZIO_D60) | PIN_OSPEED_HIGH(GPIOE_ZIO_D57) | PIN_OSPEED_HIGH(GPIOE_ZIO_D58) | \ + PIN_OSPEED_HIGH(GPIOE_ZIO_D59) | PIN_OSPEED_HIGH(GPIOE_ZIO_D41) | PIN_OSPEED_HIGH(GPIOE_ZIO_D42) | \ + PIN_OSPEED_HIGH(GPIOE_ARD_D6) | PIN_OSPEED_HIGH(GPIOE_ZIO_D40) | PIN_OSPEED_HIGH(GPIOE_ARD_D5) | \ + PIN_OSPEED_HIGH(GPIOE_ZIO_D39) | PIN_OSPEED_HIGH(GPIOE_ARD_D3) | PIN_OSPEED_VERYLOW(GPIOE_ZIO_D38) | \ + PIN_OSPEED_HIGH(GPIOE_ZIO_D37)) +#define VAL_GPIOE_PUPDR \ + (PIN_PUPDR_PULLUP(GPIOE_ZIO_D34) | PIN_PUPDR_PULLUP(GPIOE_PIN1) | PIN_PUPDR_PULLUP(GPIOE_ZIO_D31) | \ + PIN_PUPDR_PULLUP(GPIOE_ZIO_D60) | PIN_PUPDR_PULLUP(GPIOE_ZIO_D57) | PIN_PUPDR_PULLUP(GPIOE_ZIO_D58) | \ + PIN_PUPDR_PULLUP(GPIOE_ZIO_D59) | PIN_PUPDR_PULLUP(GPIOE_ZIO_D41) | PIN_PUPDR_PULLUP(GPIOE_ZIO_D42) | \ + PIN_PUPDR_PULLUP(GPIOE_ARD_D6) | PIN_PUPDR_PULLUP(GPIOE_ZIO_D40) | PIN_PUPDR_PULLUP(GPIOE_ARD_D5) | \ + PIN_PUPDR_PULLUP(GPIOE_ZIO_D39) | PIN_PUPDR_PULLUP(GPIOE_ARD_D3) | PIN_PUPDR_PULLUP(GPIOE_ZIO_D38) | \ + PIN_PUPDR_PULLUP(GPIOE_ZIO_D37)) +#define VAL_GPIOE_ODR \ + (PIN_ODR_HIGH(GPIOE_ZIO_D34) | PIN_ODR_HIGH(GPIOE_PIN1) | PIN_ODR_HIGH(GPIOE_ZIO_D31) | \ + PIN_ODR_HIGH(GPIOE_ZIO_D60) | PIN_ODR_HIGH(GPIOE_ZIO_D57) | PIN_ODR_HIGH(GPIOE_ZIO_D58) | \ + PIN_ODR_HIGH(GPIOE_ZIO_D59) | PIN_ODR_HIGH(GPIOE_ZIO_D41) | PIN_ODR_HIGH(GPIOE_ZIO_D42) | \ + PIN_ODR_HIGH(GPIOE_ARD_D6) | PIN_ODR_HIGH(GPIOE_ZIO_D40) | PIN_ODR_HIGH(GPIOE_ARD_D5) | \ + PIN_ODR_HIGH(GPIOE_ZIO_D39) | PIN_ODR_HIGH(GPIOE_ARD_D3) | PIN_ODR_HIGH(GPIOE_ZIO_D38) | \ + PIN_ODR_HIGH(GPIOE_ZIO_D37)) +#define VAL_GPIOE_AFRL \ + (PIN_AFIO_AF(GPIOE_ZIO_D34, 0U) | PIN_AFIO_AF(GPIOE_PIN1, 0U) | PIN_AFIO_AF(GPIOE_ZIO_D31, 0U) | \ + PIN_AFIO_AF(GPIOE_ZIO_D60, 0U) | PIN_AFIO_AF(GPIOE_ZIO_D57, 0U) | PIN_AFIO_AF(GPIOE_ZIO_D58, 0U) | \ + PIN_AFIO_AF(GPIOE_ZIO_D59, 0U) | PIN_AFIO_AF(GPIOE_ZIO_D41, 0U)) +#define VAL_GPIOE_AFRH \ + (PIN_AFIO_AF(GPIOE_ZIO_D42, 0U) | PIN_AFIO_AF(GPIOE_ARD_D6, 0U) | PIN_AFIO_AF(GPIOE_ZIO_D40, 0U) | \ + PIN_AFIO_AF(GPIOE_ARD_D5, 0U) | PIN_AFIO_AF(GPIOE_ZIO_D39, 0U) | PIN_AFIO_AF(GPIOE_ARD_D3, 0U) | \ + PIN_AFIO_AF(GPIOE_ZIO_D38, 0U) | PIN_AFIO_AF(GPIOE_ZIO_D37, 0U)) /* * GPIOF setup: @@ -1163,102 +897,48 @@ * PF14 - ARD_D4 (input pullup). * PF15 - ARD_D2 (input pullup). */ -#define VAL_GPIOF_MODER (PIN_MODE_INPUT(GPIOF_ZIO_D68) | \ - PIN_MODE_INPUT(GPIOF_ZIO_D69) | \ - PIN_MODE_INPUT(GPIOF_ZIO_D70) | \ - PIN_MODE_INPUT(GPIOF_ARD_A3) | \ - PIN_MODE_INPUT(GPIOF_ZIO_A8) | \ - PIN_MODE_INPUT(GPIOF_ARD_A4) | \ - PIN_MODE_INPUT(GPIOF_PIN6) | \ - PIN_MODE_INPUT(GPIOF_ZIO_D62) | \ - PIN_MODE_INPUT(GPIOF_ZIO_D61) | \ - PIN_MODE_INPUT(GPIOF_ZIO_D63) | \ - PIN_MODE_INPUT(GPIOF_ARD_A5) | \ - PIN_MODE_INPUT(GPIOF_PIN11) | \ - PIN_MODE_INPUT(GPIOF_ARD_D8) | \ - PIN_MODE_INPUT(GPIOF_ARD_D7) | \ - PIN_MODE_INPUT(GPIOF_ARD_D4) | \ - PIN_MODE_INPUT(GPIOF_ARD_D2)) -#define VAL_GPIOF_OTYPER (PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D68) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D69) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D70) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ARD_A3) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ZIO_A8) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ARD_A4) | \ - PIN_OTYPE_PUSHPULL(GPIOF_PIN6) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D62) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D61) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D63) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ARD_A5) | \ - PIN_OTYPE_PUSHPULL(GPIOF_PIN11) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ARD_D8) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ARD_D7) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ARD_D4) | \ - PIN_OTYPE_PUSHPULL(GPIOF_ARD_D2)) -#define VAL_GPIOF_OSPEEDR (PIN_OSPEED_HIGH(GPIOF_ZIO_D68) | \ - PIN_OSPEED_HIGH(GPIOF_ZIO_D69) | \ - PIN_OSPEED_HIGH(GPIOF_ZIO_D70) | \ - PIN_OSPEED_HIGH(GPIOF_ARD_A3) | \ - PIN_OSPEED_HIGH(GPIOF_ZIO_A8) | \ - PIN_OSPEED_HIGH(GPIOF_ARD_A4) | \ - PIN_OSPEED_VERYLOW(GPIOF_PIN6) | \ - PIN_OSPEED_HIGH(GPIOF_ZIO_D62) | \ - PIN_OSPEED_HIGH(GPIOF_ZIO_D61) | \ - PIN_OSPEED_HIGH(GPIOF_ZIO_D63) | \ - PIN_OSPEED_HIGH(GPIOF_ARD_A5) | \ - PIN_OSPEED_VERYLOW(GPIOF_PIN11) | \ - PIN_OSPEED_VERYLOW(GPIOF_ARD_D8) | \ - PIN_OSPEED_VERYLOW(GPIOF_ARD_D7) | \ - PIN_OSPEED_VERYLOW(GPIOF_ARD_D4) | \ - PIN_OSPEED_VERYLOW(GPIOF_ARD_D2)) -#define VAL_GPIOF_PUPDR (PIN_PUPDR_PULLUP(GPIOF_ZIO_D68) | \ - PIN_PUPDR_PULLUP(GPIOF_ZIO_D69) | \ - PIN_PUPDR_PULLUP(GPIOF_ZIO_D70) | \ - PIN_PUPDR_PULLUP(GPIOF_ARD_A3) | \ - PIN_PUPDR_PULLUP(GPIOF_ZIO_A8) | \ - PIN_PUPDR_PULLUP(GPIOF_ARD_A4) | \ - PIN_PUPDR_PULLUP(GPIOF_PIN6) | \ - PIN_PUPDR_PULLUP(GPIOF_ZIO_D62) | \ - PIN_PUPDR_PULLUP(GPIOF_ZIO_D61) | \ - PIN_PUPDR_PULLUP(GPIOF_ZIO_D63) | \ - PIN_PUPDR_PULLUP(GPIOF_ARD_A5) | \ - PIN_PUPDR_PULLUP(GPIOF_PIN11) | \ - PIN_PUPDR_PULLUP(GPIOF_ARD_D8) | \ - PIN_PUPDR_PULLUP(GPIOF_ARD_D7) | \ - PIN_PUPDR_PULLUP(GPIOF_ARD_D4) | \ - PIN_PUPDR_PULLUP(GPIOF_ARD_D2)) -#define VAL_GPIOF_ODR (PIN_ODR_HIGH(GPIOF_ZIO_D68) | \ - PIN_ODR_HIGH(GPIOF_ZIO_D69) | \ - PIN_ODR_HIGH(GPIOF_ZIO_D70) | \ - PIN_ODR_HIGH(GPIOF_ARD_A3) | \ - PIN_ODR_HIGH(GPIOF_ZIO_A8) | \ - PIN_ODR_HIGH(GPIOF_ARD_A4) | \ - PIN_ODR_HIGH(GPIOF_PIN6) | \ - PIN_ODR_HIGH(GPIOF_ZIO_D62) | \ - PIN_ODR_HIGH(GPIOF_ZIO_D61) | \ - PIN_ODR_HIGH(GPIOF_ZIO_D63) | \ - PIN_ODR_HIGH(GPIOF_ARD_A5) | \ - PIN_ODR_HIGH(GPIOF_PIN11) | \ - PIN_ODR_HIGH(GPIOF_ARD_D8) | \ - PIN_ODR_HIGH(GPIOF_ARD_D7) | \ - PIN_ODR_HIGH(GPIOF_ARD_D4) | \ - PIN_ODR_HIGH(GPIOF_ARD_D2)) -#define VAL_GPIOF_AFRL (PIN_AFIO_AF(GPIOF_ZIO_D68, 0U) | \ - PIN_AFIO_AF(GPIOF_ZIO_D69, 0U) | \ - PIN_AFIO_AF(GPIOF_ZIO_D70, 0U) | \ - PIN_AFIO_AF(GPIOF_ARD_A3, 0U) | \ - PIN_AFIO_AF(GPIOF_ZIO_A8, 0U) | \ - PIN_AFIO_AF(GPIOF_ARD_A4, 0U) | \ - PIN_AFIO_AF(GPIOF_PIN6, 0U) | \ - PIN_AFIO_AF(GPIOF_ZIO_D62, 0U)) -#define VAL_GPIOF_AFRH (PIN_AFIO_AF(GPIOF_ZIO_D61, 0U) | \ - PIN_AFIO_AF(GPIOF_ZIO_D63, 0U) | \ - PIN_AFIO_AF(GPIOF_ARD_A5, 0U) | \ - PIN_AFIO_AF(GPIOF_PIN11, 0U) | \ - PIN_AFIO_AF(GPIOF_ARD_D8, 0U) | \ - PIN_AFIO_AF(GPIOF_ARD_D7, 0U) | \ - PIN_AFIO_AF(GPIOF_ARD_D4, 0U) | \ - PIN_AFIO_AF(GPIOF_ARD_D2, 0U)) +#define VAL_GPIOF_MODER \ + (PIN_MODE_INPUT(GPIOF_ZIO_D68) | PIN_MODE_INPUT(GPIOF_ZIO_D69) | PIN_MODE_INPUT(GPIOF_ZIO_D70) | \ + PIN_MODE_INPUT(GPIOF_ARD_A3) | PIN_MODE_INPUT(GPIOF_ZIO_A8) | PIN_MODE_INPUT(GPIOF_ARD_A4) | \ + PIN_MODE_INPUT(GPIOF_PIN6) | PIN_MODE_INPUT(GPIOF_ZIO_D62) | PIN_MODE_INPUT(GPIOF_ZIO_D61) | \ + PIN_MODE_INPUT(GPIOF_ZIO_D63) | PIN_MODE_INPUT(GPIOF_ARD_A5) | PIN_MODE_INPUT(GPIOF_PIN11) | \ + PIN_MODE_INPUT(GPIOF_ARD_D8) | PIN_MODE_INPUT(GPIOF_ARD_D7) | PIN_MODE_INPUT(GPIOF_ARD_D4) | \ + PIN_MODE_INPUT(GPIOF_ARD_D2)) +#define VAL_GPIOF_OTYPER \ + (PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D68) | PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D69) | PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D70) | \ + PIN_OTYPE_PUSHPULL(GPIOF_ARD_A3) | PIN_OTYPE_PUSHPULL(GPIOF_ZIO_A8) | PIN_OTYPE_PUSHPULL(GPIOF_ARD_A4) | \ + PIN_OTYPE_PUSHPULL(GPIOF_PIN6) | PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D62) | PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D61) | \ + PIN_OTYPE_PUSHPULL(GPIOF_ZIO_D63) | PIN_OTYPE_PUSHPULL(GPIOF_ARD_A5) | PIN_OTYPE_PUSHPULL(GPIOF_PIN11) | \ + PIN_OTYPE_PUSHPULL(GPIOF_ARD_D8) | PIN_OTYPE_PUSHPULL(GPIOF_ARD_D7) | PIN_OTYPE_PUSHPULL(GPIOF_ARD_D4) | \ + PIN_OTYPE_PUSHPULL(GPIOF_ARD_D2)) +#define VAL_GPIOF_OSPEEDR \ + (PIN_OSPEED_HIGH(GPIOF_ZIO_D68) | PIN_OSPEED_HIGH(GPIOF_ZIO_D69) | PIN_OSPEED_HIGH(GPIOF_ZIO_D70) | \ + PIN_OSPEED_HIGH(GPIOF_ARD_A3) | PIN_OSPEED_HIGH(GPIOF_ZIO_A8) | PIN_OSPEED_HIGH(GPIOF_ARD_A4) | \ + PIN_OSPEED_VERYLOW(GPIOF_PIN6) | PIN_OSPEED_HIGH(GPIOF_ZIO_D62) | PIN_OSPEED_HIGH(GPIOF_ZIO_D61) | \ + PIN_OSPEED_HIGH(GPIOF_ZIO_D63) | PIN_OSPEED_HIGH(GPIOF_ARD_A5) | PIN_OSPEED_VERYLOW(GPIOF_PIN11) | \ + PIN_OSPEED_VERYLOW(GPIOF_ARD_D8) | PIN_OSPEED_VERYLOW(GPIOF_ARD_D7) | PIN_OSPEED_VERYLOW(GPIOF_ARD_D4) | \ + PIN_OSPEED_VERYLOW(GPIOF_ARD_D2)) +#define VAL_GPIOF_PUPDR \ + (PIN_PUPDR_PULLUP(GPIOF_ZIO_D68) | PIN_PUPDR_PULLUP(GPIOF_ZIO_D69) | PIN_PUPDR_PULLUP(GPIOF_ZIO_D70) | \ + PIN_PUPDR_PULLUP(GPIOF_ARD_A3) | PIN_PUPDR_PULLUP(GPIOF_ZIO_A8) | PIN_PUPDR_PULLUP(GPIOF_ARD_A4) | \ + PIN_PUPDR_PULLUP(GPIOF_PIN6) | PIN_PUPDR_PULLUP(GPIOF_ZIO_D62) | PIN_PUPDR_PULLUP(GPIOF_ZIO_D61) | \ + PIN_PUPDR_PULLUP(GPIOF_ZIO_D63) | PIN_PUPDR_PULLUP(GPIOF_ARD_A5) | PIN_PUPDR_PULLUP(GPIOF_PIN11) | \ + PIN_PUPDR_PULLUP(GPIOF_ARD_D8) | PIN_PUPDR_PULLUP(GPIOF_ARD_D7) | PIN_PUPDR_PULLUP(GPIOF_ARD_D4) | \ + PIN_PUPDR_PULLUP(GPIOF_ARD_D2)) +#define VAL_GPIOF_ODR \ + (PIN_ODR_HIGH(GPIOF_ZIO_D68) | PIN_ODR_HIGH(GPIOF_ZIO_D69) | PIN_ODR_HIGH(GPIOF_ZIO_D70) | \ + PIN_ODR_HIGH(GPIOF_ARD_A3) | PIN_ODR_HIGH(GPIOF_ZIO_A8) | PIN_ODR_HIGH(GPIOF_ARD_A4) | PIN_ODR_HIGH(GPIOF_PIN6) | \ + PIN_ODR_HIGH(GPIOF_ZIO_D62) | PIN_ODR_HIGH(GPIOF_ZIO_D61) | PIN_ODR_HIGH(GPIOF_ZIO_D63) | \ + PIN_ODR_HIGH(GPIOF_ARD_A5) | PIN_ODR_HIGH(GPIOF_PIN11) | PIN_ODR_HIGH(GPIOF_ARD_D8) | \ + PIN_ODR_HIGH(GPIOF_ARD_D7) | PIN_ODR_HIGH(GPIOF_ARD_D4) | PIN_ODR_HIGH(GPIOF_ARD_D2)) +#define VAL_GPIOF_AFRL \ + (PIN_AFIO_AF(GPIOF_ZIO_D68, 0U) | PIN_AFIO_AF(GPIOF_ZIO_D69, 0U) | PIN_AFIO_AF(GPIOF_ZIO_D70, 0U) | \ + PIN_AFIO_AF(GPIOF_ARD_A3, 0U) | PIN_AFIO_AF(GPIOF_ZIO_A8, 0U) | PIN_AFIO_AF(GPIOF_ARD_A4, 0U) | \ + PIN_AFIO_AF(GPIOF_PIN6, 0U) | PIN_AFIO_AF(GPIOF_ZIO_D62, 0U)) +#define VAL_GPIOF_AFRH \ + (PIN_AFIO_AF(GPIOF_ZIO_D61, 0U) | PIN_AFIO_AF(GPIOF_ZIO_D63, 0U) | PIN_AFIO_AF(GPIOF_ARD_A5, 0U) | \ + PIN_AFIO_AF(GPIOF_PIN11, 0U) | PIN_AFIO_AF(GPIOF_ARD_D8, 0U) | PIN_AFIO_AF(GPIOF_ARD_D7, 0U) | \ + PIN_AFIO_AF(GPIOF_ARD_D4, 0U) | PIN_AFIO_AF(GPIOF_ARD_D2, 0U)) /* * GPIOG setup: @@ -1280,102 +960,49 @@ * PG14 - ARD_D1 USART6_TX (input pullup). * PG15 - PIN15 (input pullup). */ -#define VAL_GPIOG_MODER (PIN_MODE_INPUT(GPIOG_ZIO_D65) | \ - PIN_MODE_INPUT(GPIOG_ZIO_D64) | \ - PIN_MODE_INPUT(GPIOG_ZIO_D49) | \ - PIN_MODE_INPUT(GPIOG_ZIO_D50) | \ - PIN_MODE_INPUT(GPIOG_PIN4) | \ - PIN_MODE_INPUT(GPIOG_PIN5) | \ - PIN_MODE_INPUT(GPIOG_USB_GPIO_OUT) | \ - PIN_MODE_INPUT(GPIOG_USB_GPIO_IN) | \ - PIN_MODE_INPUT(GPIOG_PIN8) | \ - PIN_MODE_INPUT(GPIOG_ARD_D0) | \ - PIN_MODE_INPUT(GPIOG_PIN10) | \ - PIN_MODE_ALTERNATE(GPIOG_RMII_TX_EN) | \ - PIN_MODE_INPUT(GPIOG_PIN12) | \ - PIN_MODE_ALTERNATE(GPIOG_RMII_TXD0) | \ - PIN_MODE_INPUT(GPIOG_ARD_D1) | \ - PIN_MODE_INPUT(GPIOG_PIN15)) -#define VAL_GPIOG_OTYPER (PIN_OTYPE_PUSHPULL(GPIOG_ZIO_D65) | \ - PIN_OTYPE_PUSHPULL(GPIOG_ZIO_D64) | \ - PIN_OTYPE_PUSHPULL(GPIOG_ZIO_D49) | \ - PIN_OTYPE_PUSHPULL(GPIOG_ZIO_D50) | \ - PIN_OTYPE_PUSHPULL(GPIOG_PIN4) | \ - PIN_OTYPE_PUSHPULL(GPIOG_PIN5) | \ - PIN_OTYPE_PUSHPULL(GPIOG_USB_GPIO_OUT) |\ - PIN_OTYPE_PUSHPULL(GPIOG_USB_GPIO_IN) |\ - PIN_OTYPE_PUSHPULL(GPIOG_PIN8) | \ - PIN_OTYPE_PUSHPULL(GPIOG_ARD_D0) | \ - PIN_OTYPE_PUSHPULL(GPIOG_PIN10) | \ - PIN_OTYPE_PUSHPULL(GPIOG_RMII_TX_EN) | \ - PIN_OTYPE_PUSHPULL(GPIOG_PIN12) | \ - PIN_OTYPE_PUSHPULL(GPIOG_RMII_TXD0) | \ - PIN_OTYPE_PUSHPULL(GPIOG_ARD_D1) | \ - PIN_OTYPE_PUSHPULL(GPIOG_PIN15)) -#define VAL_GPIOG_OSPEEDR (PIN_OSPEED_VERYLOW(GPIOG_ZIO_D65) | \ - PIN_OSPEED_VERYLOW(GPIOG_ZIO_D64) | \ - PIN_OSPEED_VERYLOW(GPIOG_ZIO_D49) | \ - PIN_OSPEED_VERYLOW(GPIOG_ZIO_D50) | \ - PIN_OSPEED_VERYLOW(GPIOG_PIN4) | \ - PIN_OSPEED_VERYLOW(GPIOG_PIN5) | \ - PIN_OSPEED_HIGH(GPIOG_USB_GPIO_OUT) | \ - PIN_OSPEED_HIGH(GPIOG_USB_GPIO_IN) | \ - PIN_OSPEED_VERYLOW(GPIOG_PIN8) | \ - PIN_OSPEED_HIGH(GPIOG_ARD_D0) | \ - PIN_OSPEED_VERYLOW(GPIOG_PIN10) | \ - PIN_OSPEED_HIGH(GPIOG_RMII_TX_EN) | \ - PIN_OSPEED_VERYLOW(GPIOG_PIN12) | \ - PIN_OSPEED_HIGH(GPIOG_RMII_TXD0) | \ - PIN_OSPEED_HIGH(GPIOG_ARD_D1) | \ - PIN_OSPEED_VERYLOW(GPIOG_PIN15)) -#define VAL_GPIOG_PUPDR (PIN_PUPDR_PULLUP(GPIOG_ZIO_D65) | \ - PIN_PUPDR_PULLUP(GPIOG_ZIO_D64) | \ - PIN_PUPDR_PULLUP(GPIOG_ZIO_D49) | \ - PIN_PUPDR_PULLUP(GPIOG_ZIO_D50) | \ - PIN_PUPDR_PULLUP(GPIOG_PIN4) | \ - PIN_PUPDR_PULLUP(GPIOG_PIN5) | \ - PIN_PUPDR_PULLUP(GPIOG_USB_GPIO_OUT) | \ - PIN_PUPDR_PULLUP(GPIOG_USB_GPIO_IN) | \ - PIN_PUPDR_PULLUP(GPIOG_PIN8) | \ - PIN_PUPDR_PULLUP(GPIOG_ARD_D0) | \ - PIN_PUPDR_PULLUP(GPIOG_PIN10) | \ - PIN_PUPDR_FLOATING(GPIOG_RMII_TX_EN) | \ - PIN_PUPDR_PULLUP(GPIOG_PIN12) | \ - PIN_PUPDR_FLOATING(GPIOG_RMII_TXD0) | \ - PIN_PUPDR_PULLUP(GPIOG_ARD_D1) | \ - PIN_PUPDR_PULLUP(GPIOG_PIN15)) -#define VAL_GPIOG_ODR (PIN_ODR_HIGH(GPIOG_ZIO_D65) | \ - PIN_ODR_HIGH(GPIOG_ZIO_D64) | \ - PIN_ODR_HIGH(GPIOG_ZIO_D49) | \ - PIN_ODR_HIGH(GPIOG_ZIO_D50) | \ - PIN_ODR_HIGH(GPIOG_PIN4) | \ - PIN_ODR_HIGH(GPIOG_PIN5) | \ - PIN_ODR_HIGH(GPIOG_USB_GPIO_OUT) | \ - PIN_ODR_HIGH(GPIOG_USB_GPIO_IN) | \ - PIN_ODR_HIGH(GPIOG_PIN8) | \ - PIN_ODR_HIGH(GPIOG_ARD_D0) | \ - PIN_ODR_HIGH(GPIOG_PIN10) | \ - PIN_ODR_HIGH(GPIOG_RMII_TX_EN) | \ - PIN_ODR_HIGH(GPIOG_PIN12) | \ - PIN_ODR_HIGH(GPIOG_RMII_TXD0) | \ - PIN_ODR_HIGH(GPIOG_ARD_D1) | \ - PIN_ODR_HIGH(GPIOG_PIN15)) -#define VAL_GPIOG_AFRL (PIN_AFIO_AF(GPIOG_ZIO_D65, 0U) | \ - PIN_AFIO_AF(GPIOG_ZIO_D64, 0U) | \ - PIN_AFIO_AF(GPIOG_ZIO_D49, 0U) | \ - PIN_AFIO_AF(GPIOG_ZIO_D50, 0U) | \ - PIN_AFIO_AF(GPIOG_PIN4, 0U) | \ - PIN_AFIO_AF(GPIOG_PIN5, 0U) | \ - PIN_AFIO_AF(GPIOG_USB_GPIO_OUT, 0U) | \ - PIN_AFIO_AF(GPIOG_USB_GPIO_IN, 0U)) -#define VAL_GPIOG_AFRH (PIN_AFIO_AF(GPIOG_PIN8, 0U) | \ - PIN_AFIO_AF(GPIOG_ARD_D0, 0U) | \ - PIN_AFIO_AF(GPIOG_PIN10, 0U) | \ - PIN_AFIO_AF(GPIOG_RMII_TX_EN, 11U) | \ - PIN_AFIO_AF(GPIOG_PIN12, 0U) | \ - PIN_AFIO_AF(GPIOG_RMII_TXD0, 11U) | \ - PIN_AFIO_AF(GPIOG_ARD_D1, 0U) | \ - PIN_AFIO_AF(GPIOG_PIN15, 0U)) +#define VAL_GPIOG_MODER \ + (PIN_MODE_INPUT(GPIOG_ZIO_D65) | PIN_MODE_INPUT(GPIOG_ZIO_D64) | PIN_MODE_INPUT(GPIOG_ZIO_D49) | \ + PIN_MODE_INPUT(GPIOG_ZIO_D50) | PIN_MODE_INPUT(GPIOG_PIN4) | PIN_MODE_INPUT(GPIOG_PIN5) | \ + PIN_MODE_INPUT(GPIOG_USB_GPIO_OUT) | PIN_MODE_INPUT(GPIOG_USB_GPIO_IN) | PIN_MODE_INPUT(GPIOG_PIN8) | \ + PIN_MODE_INPUT(GPIOG_ARD_D0) | PIN_MODE_INPUT(GPIOG_PIN10) | PIN_MODE_ALTERNATE(GPIOG_RMII_TX_EN) | \ + PIN_MODE_INPUT(GPIOG_PIN12) | PIN_MODE_ALTERNATE(GPIOG_RMII_TXD0) | PIN_MODE_INPUT(GPIOG_ARD_D1) | \ + PIN_MODE_INPUT(GPIOG_PIN15)) +#define VAL_GPIOG_OTYPER \ + (PIN_OTYPE_PUSHPULL(GPIOG_ZIO_D65) | PIN_OTYPE_PUSHPULL(GPIOG_ZIO_D64) | PIN_OTYPE_PUSHPULL(GPIOG_ZIO_D49) | \ + PIN_OTYPE_PUSHPULL(GPIOG_ZIO_D50) | PIN_OTYPE_PUSHPULL(GPIOG_PIN4) | PIN_OTYPE_PUSHPULL(GPIOG_PIN5) | \ + PIN_OTYPE_PUSHPULL(GPIOG_USB_GPIO_OUT) | PIN_OTYPE_PUSHPULL(GPIOG_USB_GPIO_IN) | PIN_OTYPE_PUSHPULL(GPIOG_PIN8) | \ + PIN_OTYPE_PUSHPULL(GPIOG_ARD_D0) | PIN_OTYPE_PUSHPULL(GPIOG_PIN10) | PIN_OTYPE_PUSHPULL(GPIOG_RMII_TX_EN) | \ + PIN_OTYPE_PUSHPULL(GPIOG_PIN12) | PIN_OTYPE_PUSHPULL(GPIOG_RMII_TXD0) | PIN_OTYPE_PUSHPULL(GPIOG_ARD_D1) | \ + PIN_OTYPE_PUSHPULL(GPIOG_PIN15)) +#define VAL_GPIOG_OSPEEDR \ + (PIN_OSPEED_VERYLOW(GPIOG_ZIO_D65) | PIN_OSPEED_VERYLOW(GPIOG_ZIO_D64) | PIN_OSPEED_VERYLOW(GPIOG_ZIO_D49) | \ + PIN_OSPEED_VERYLOW(GPIOG_ZIO_D50) | PIN_OSPEED_VERYLOW(GPIOG_PIN4) | PIN_OSPEED_VERYLOW(GPIOG_PIN5) | \ + PIN_OSPEED_HIGH(GPIOG_USB_GPIO_OUT) | PIN_OSPEED_HIGH(GPIOG_USB_GPIO_IN) | PIN_OSPEED_VERYLOW(GPIOG_PIN8) | \ + PIN_OSPEED_HIGH(GPIOG_ARD_D0) | PIN_OSPEED_VERYLOW(GPIOG_PIN10) | PIN_OSPEED_HIGH(GPIOG_RMII_TX_EN) | \ + PIN_OSPEED_VERYLOW(GPIOG_PIN12) | PIN_OSPEED_HIGH(GPIOG_RMII_TXD0) | PIN_OSPEED_HIGH(GPIOG_ARD_D1) | \ + PIN_OSPEED_VERYLOW(GPIOG_PIN15)) +#define VAL_GPIOG_PUPDR \ + (PIN_PUPDR_PULLUP(GPIOG_ZIO_D65) | PIN_PUPDR_PULLUP(GPIOG_ZIO_D64) | PIN_PUPDR_PULLUP(GPIOG_ZIO_D49) | \ + PIN_PUPDR_PULLUP(GPIOG_ZIO_D50) | PIN_PUPDR_PULLUP(GPIOG_PIN4) | PIN_PUPDR_PULLUP(GPIOG_PIN5) | \ + PIN_PUPDR_PULLUP(GPIOG_USB_GPIO_OUT) | PIN_PUPDR_PULLUP(GPIOG_USB_GPIO_IN) | PIN_PUPDR_PULLUP(GPIOG_PIN8) | \ + PIN_PUPDR_PULLUP(GPIOG_ARD_D0) | PIN_PUPDR_PULLUP(GPIOG_PIN10) | PIN_PUPDR_FLOATING(GPIOG_RMII_TX_EN) | \ + PIN_PUPDR_PULLUP(GPIOG_PIN12) | PIN_PUPDR_FLOATING(GPIOG_RMII_TXD0) | PIN_PUPDR_PULLUP(GPIOG_ARD_D1) | \ + PIN_PUPDR_PULLUP(GPIOG_PIN15)) +#define VAL_GPIOG_ODR \ + (PIN_ODR_HIGH(GPIOG_ZIO_D65) | PIN_ODR_HIGH(GPIOG_ZIO_D64) | PIN_ODR_HIGH(GPIOG_ZIO_D49) | \ + PIN_ODR_HIGH(GPIOG_ZIO_D50) | PIN_ODR_HIGH(GPIOG_PIN4) | PIN_ODR_HIGH(GPIOG_PIN5) | \ + PIN_ODR_HIGH(GPIOG_USB_GPIO_OUT) | PIN_ODR_HIGH(GPIOG_USB_GPIO_IN) | PIN_ODR_HIGH(GPIOG_PIN8) | \ + PIN_ODR_HIGH(GPIOG_ARD_D0) | PIN_ODR_HIGH(GPIOG_PIN10) | PIN_ODR_HIGH(GPIOG_RMII_TX_EN) | \ + PIN_ODR_HIGH(GPIOG_PIN12) | PIN_ODR_HIGH(GPIOG_RMII_TXD0) | PIN_ODR_HIGH(GPIOG_ARD_D1) | \ + PIN_ODR_HIGH(GPIOG_PIN15)) +#define VAL_GPIOG_AFRL \ + (PIN_AFIO_AF(GPIOG_ZIO_D65, 0U) | PIN_AFIO_AF(GPIOG_ZIO_D64, 0U) | PIN_AFIO_AF(GPIOG_ZIO_D49, 0U) | \ + PIN_AFIO_AF(GPIOG_ZIO_D50, 0U) | PIN_AFIO_AF(GPIOG_PIN4, 0U) | PIN_AFIO_AF(GPIOG_PIN5, 0U) | \ + PIN_AFIO_AF(GPIOG_USB_GPIO_OUT, 0U) | PIN_AFIO_AF(GPIOG_USB_GPIO_IN, 0U)) +#define VAL_GPIOG_AFRH \ + (PIN_AFIO_AF(GPIOG_PIN8, 0U) | PIN_AFIO_AF(GPIOG_ARD_D0, 0U) | PIN_AFIO_AF(GPIOG_PIN10, 0U) | \ + PIN_AFIO_AF(GPIOG_RMII_TX_EN, 11U) | PIN_AFIO_AF(GPIOG_PIN12, 0U) | PIN_AFIO_AF(GPIOG_RMII_TXD0, 11U) | \ + PIN_AFIO_AF(GPIOG_ARD_D1, 0U) | PIN_AFIO_AF(GPIOG_PIN15, 0U)) /* * GPIOH setup: @@ -1397,102 +1024,47 @@ * PH14 - PIN14 (input pullup). * PH15 - PIN15 (input pullup). */ -#define VAL_GPIOH_MODER (PIN_MODE_INPUT(GPIOH_OSC_IN) | \ - PIN_MODE_INPUT(GPIOH_OSC_OUT) | \ - PIN_MODE_INPUT(GPIOH_PIN2) | \ - PIN_MODE_INPUT(GPIOH_PIN3) | \ - PIN_MODE_INPUT(GPIOH_PIN4) | \ - PIN_MODE_INPUT(GPIOH_PIN5) | \ - PIN_MODE_INPUT(GPIOH_PIN6) | \ - PIN_MODE_INPUT(GPIOH_PIN7) | \ - PIN_MODE_INPUT(GPIOH_PIN8) | \ - PIN_MODE_INPUT(GPIOH_PIN9) | \ - PIN_MODE_INPUT(GPIOH_PIN10) | \ - PIN_MODE_INPUT(GPIOH_PIN11) | \ - PIN_MODE_INPUT(GPIOH_PIN12) | \ - PIN_MODE_INPUT(GPIOH_PIN13) | \ - PIN_MODE_INPUT(GPIOH_PIN14) | \ - PIN_MODE_INPUT(GPIOH_PIN15)) -#define VAL_GPIOH_OTYPER (PIN_OTYPE_PUSHPULL(GPIOH_OSC_IN) | \ - PIN_OTYPE_PUSHPULL(GPIOH_OSC_OUT) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN2) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN3) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN4) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN5) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN6) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN7) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN8) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN9) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN10) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN11) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN12) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN13) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN14) | \ - PIN_OTYPE_PUSHPULL(GPIOH_PIN15)) -#define VAL_GPIOH_OSPEEDR (PIN_OSPEED_HIGH(GPIOH_OSC_IN) | \ - PIN_OSPEED_HIGH(GPIOH_OSC_OUT) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN2) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN3) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN4) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN5) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN6) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN7) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN8) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN9) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN10) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN11) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN12) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN13) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN14) | \ - PIN_OSPEED_VERYLOW(GPIOH_PIN15)) -#define VAL_GPIOH_PUPDR (PIN_PUPDR_FLOATING(GPIOH_OSC_IN) | \ - PIN_PUPDR_FLOATING(GPIOH_OSC_OUT) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN2) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN3) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN4) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN5) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN6) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN7) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN8) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN9) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN10) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN11) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN12) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN13) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN14) | \ - PIN_PUPDR_PULLUP(GPIOH_PIN15)) -#define VAL_GPIOH_ODR (PIN_ODR_HIGH(GPIOH_OSC_IN) | \ - PIN_ODR_HIGH(GPIOH_OSC_OUT) | \ - PIN_ODR_HIGH(GPIOH_PIN2) | \ - PIN_ODR_HIGH(GPIOH_PIN3) | \ - PIN_ODR_HIGH(GPIOH_PIN4) | \ - PIN_ODR_HIGH(GPIOH_PIN5) | \ - PIN_ODR_HIGH(GPIOH_PIN6) | \ - PIN_ODR_HIGH(GPIOH_PIN7) | \ - PIN_ODR_HIGH(GPIOH_PIN8) | \ - PIN_ODR_HIGH(GPIOH_PIN9) | \ - PIN_ODR_HIGH(GPIOH_PIN10) | \ - PIN_ODR_HIGH(GPIOH_PIN11) | \ - PIN_ODR_HIGH(GPIOH_PIN12) | \ - PIN_ODR_HIGH(GPIOH_PIN13) | \ - PIN_ODR_HIGH(GPIOH_PIN14) | \ - PIN_ODR_HIGH(GPIOH_PIN15)) -#define VAL_GPIOH_AFRL (PIN_AFIO_AF(GPIOH_OSC_IN, 0U) | \ - PIN_AFIO_AF(GPIOH_OSC_OUT, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN2, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN3, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN4, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN5, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN6, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN7, 0U)) -#define VAL_GPIOH_AFRH (PIN_AFIO_AF(GPIOH_PIN8, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN9, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN10, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN11, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN12, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN13, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN14, 0U) | \ - PIN_AFIO_AF(GPIOH_PIN15, 0U)) +#define VAL_GPIOH_MODER \ + (PIN_MODE_INPUT(GPIOH_OSC_IN) | PIN_MODE_INPUT(GPIOH_OSC_OUT) | PIN_MODE_INPUT(GPIOH_PIN2) | \ + PIN_MODE_INPUT(GPIOH_PIN3) | PIN_MODE_INPUT(GPIOH_PIN4) | PIN_MODE_INPUT(GPIOH_PIN5) | \ + PIN_MODE_INPUT(GPIOH_PIN6) | PIN_MODE_INPUT(GPIOH_PIN7) | PIN_MODE_INPUT(GPIOH_PIN8) | \ + PIN_MODE_INPUT(GPIOH_PIN9) | PIN_MODE_INPUT(GPIOH_PIN10) | PIN_MODE_INPUT(GPIOH_PIN11) | \ + PIN_MODE_INPUT(GPIOH_PIN12) | PIN_MODE_INPUT(GPIOH_PIN13) | PIN_MODE_INPUT(GPIOH_PIN14) | \ + PIN_MODE_INPUT(GPIOH_PIN15)) +#define VAL_GPIOH_OTYPER \ + (PIN_OTYPE_PUSHPULL(GPIOH_OSC_IN) | PIN_OTYPE_PUSHPULL(GPIOH_OSC_OUT) | PIN_OTYPE_PUSHPULL(GPIOH_PIN2) | \ + PIN_OTYPE_PUSHPULL(GPIOH_PIN3) | PIN_OTYPE_PUSHPULL(GPIOH_PIN4) | PIN_OTYPE_PUSHPULL(GPIOH_PIN5) | \ + PIN_OTYPE_PUSHPULL(GPIOH_PIN6) | PIN_OTYPE_PUSHPULL(GPIOH_PIN7) | PIN_OTYPE_PUSHPULL(GPIOH_PIN8) | \ + PIN_OTYPE_PUSHPULL(GPIOH_PIN9) | PIN_OTYPE_PUSHPULL(GPIOH_PIN10) | PIN_OTYPE_PUSHPULL(GPIOH_PIN11) | \ + PIN_OTYPE_PUSHPULL(GPIOH_PIN12) | PIN_OTYPE_PUSHPULL(GPIOH_PIN13) | PIN_OTYPE_PUSHPULL(GPIOH_PIN14) | \ + PIN_OTYPE_PUSHPULL(GPIOH_PIN15)) +#define VAL_GPIOH_OSPEEDR \ + (PIN_OSPEED_HIGH(GPIOH_OSC_IN) | PIN_OSPEED_HIGH(GPIOH_OSC_OUT) | PIN_OSPEED_VERYLOW(GPIOH_PIN2) | \ + PIN_OSPEED_VERYLOW(GPIOH_PIN3) | PIN_OSPEED_VERYLOW(GPIOH_PIN4) | PIN_OSPEED_VERYLOW(GPIOH_PIN5) | \ + PIN_OSPEED_VERYLOW(GPIOH_PIN6) | PIN_OSPEED_VERYLOW(GPIOH_PIN7) | PIN_OSPEED_VERYLOW(GPIOH_PIN8) | \ + PIN_OSPEED_VERYLOW(GPIOH_PIN9) | PIN_OSPEED_VERYLOW(GPIOH_PIN10) | PIN_OSPEED_VERYLOW(GPIOH_PIN11) | \ + PIN_OSPEED_VERYLOW(GPIOH_PIN12) | PIN_OSPEED_VERYLOW(GPIOH_PIN13) | PIN_OSPEED_VERYLOW(GPIOH_PIN14) | \ + PIN_OSPEED_VERYLOW(GPIOH_PIN15)) +#define VAL_GPIOH_PUPDR \ + (PIN_PUPDR_FLOATING(GPIOH_OSC_IN) | PIN_PUPDR_FLOATING(GPIOH_OSC_OUT) | PIN_PUPDR_PULLUP(GPIOH_PIN2) | \ + PIN_PUPDR_PULLUP(GPIOH_PIN3) | PIN_PUPDR_PULLUP(GPIOH_PIN4) | PIN_PUPDR_PULLUP(GPIOH_PIN5) | \ + PIN_PUPDR_PULLUP(GPIOH_PIN6) | PIN_PUPDR_PULLUP(GPIOH_PIN7) | PIN_PUPDR_PULLUP(GPIOH_PIN8) | \ + PIN_PUPDR_PULLUP(GPIOH_PIN9) | PIN_PUPDR_PULLUP(GPIOH_PIN10) | PIN_PUPDR_PULLUP(GPIOH_PIN11) | \ + PIN_PUPDR_PULLUP(GPIOH_PIN12) | PIN_PUPDR_PULLUP(GPIOH_PIN13) | PIN_PUPDR_PULLUP(GPIOH_PIN14) | \ + PIN_PUPDR_PULLUP(GPIOH_PIN15)) +#define VAL_GPIOH_ODR \ + (PIN_ODR_HIGH(GPIOH_OSC_IN) | PIN_ODR_HIGH(GPIOH_OSC_OUT) | PIN_ODR_HIGH(GPIOH_PIN2) | PIN_ODR_HIGH(GPIOH_PIN3) | \ + PIN_ODR_HIGH(GPIOH_PIN4) | PIN_ODR_HIGH(GPIOH_PIN5) | PIN_ODR_HIGH(GPIOH_PIN6) | PIN_ODR_HIGH(GPIOH_PIN7) | \ + PIN_ODR_HIGH(GPIOH_PIN8) | PIN_ODR_HIGH(GPIOH_PIN9) | PIN_ODR_HIGH(GPIOH_PIN10) | PIN_ODR_HIGH(GPIOH_PIN11) | \ + PIN_ODR_HIGH(GPIOH_PIN12) | PIN_ODR_HIGH(GPIOH_PIN13) | PIN_ODR_HIGH(GPIOH_PIN14) | PIN_ODR_HIGH(GPIOH_PIN15)) +#define VAL_GPIOH_AFRL \ + (PIN_AFIO_AF(GPIOH_OSC_IN, 0U) | PIN_AFIO_AF(GPIOH_OSC_OUT, 0U) | PIN_AFIO_AF(GPIOH_PIN2, 0U) | \ + PIN_AFIO_AF(GPIOH_PIN3, 0U) | PIN_AFIO_AF(GPIOH_PIN4, 0U) | PIN_AFIO_AF(GPIOH_PIN5, 0U) | \ + PIN_AFIO_AF(GPIOH_PIN6, 0U) | PIN_AFIO_AF(GPIOH_PIN7, 0U)) +#define VAL_GPIOH_AFRH \ + (PIN_AFIO_AF(GPIOH_PIN8, 0U) | PIN_AFIO_AF(GPIOH_PIN9, 0U) | PIN_AFIO_AF(GPIOH_PIN10, 0U) | \ + PIN_AFIO_AF(GPIOH_PIN11, 0U) | PIN_AFIO_AF(GPIOH_PIN12, 0U) | PIN_AFIO_AF(GPIOH_PIN13, 0U) | \ + PIN_AFIO_AF(GPIOH_PIN14, 0U) | PIN_AFIO_AF(GPIOH_PIN15, 0U)) /* * GPIOI setup: @@ -1514,102 +1086,47 @@ * PI14 - PIN14 (input pullup). * PI15 - PIN15 (input pullup). */ -#define VAL_GPIOI_MODER (PIN_MODE_INPUT(GPIOI_PIN0) | \ - PIN_MODE_INPUT(GPIOI_PIN1) | \ - PIN_MODE_INPUT(GPIOI_PIN2) | \ - PIN_MODE_INPUT(GPIOI_PIN3) | \ - PIN_MODE_INPUT(GPIOI_PIN4) | \ - PIN_MODE_INPUT(GPIOI_PIN5) | \ - PIN_MODE_INPUT(GPIOI_PIN6) | \ - PIN_MODE_INPUT(GPIOI_PIN7) | \ - PIN_MODE_INPUT(GPIOI_PIN8) | \ - PIN_MODE_INPUT(GPIOI_PIN9) | \ - PIN_MODE_INPUT(GPIOI_PIN10) | \ - PIN_MODE_INPUT(GPIOI_PIN11) | \ - PIN_MODE_INPUT(GPIOI_PIN12) | \ - PIN_MODE_INPUT(GPIOI_PIN13) | \ - PIN_MODE_INPUT(GPIOI_PIN14) | \ - PIN_MODE_INPUT(GPIOI_PIN15)) -#define VAL_GPIOI_OTYPER (PIN_OTYPE_PUSHPULL(GPIOI_PIN0) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN1) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN2) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN3) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN4) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN5) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN6) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN7) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN8) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN9) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN10) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN11) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN12) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN13) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN14) | \ - PIN_OTYPE_PUSHPULL(GPIOI_PIN15)) -#define VAL_GPIOI_OSPEEDR (PIN_OSPEED_VERYLOW(GPIOI_PIN0) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN1) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN2) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN3) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN4) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN5) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN6) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN7) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN8) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN9) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN10) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN11) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN12) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN13) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN14) | \ - PIN_OSPEED_VERYLOW(GPIOI_PIN15)) -#define VAL_GPIOI_PUPDR (PIN_PUPDR_PULLUP(GPIOI_PIN0) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN1) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN2) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN3) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN4) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN5) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN6) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN7) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN8) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN9) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN10) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN11) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN12) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN13) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN14) | \ - PIN_PUPDR_PULLUP(GPIOI_PIN15)) -#define VAL_GPIOI_ODR (PIN_ODR_HIGH(GPIOI_PIN0) | \ - PIN_ODR_HIGH(GPIOI_PIN1) | \ - PIN_ODR_HIGH(GPIOI_PIN2) | \ - PIN_ODR_HIGH(GPIOI_PIN3) | \ - PIN_ODR_HIGH(GPIOI_PIN4) | \ - PIN_ODR_HIGH(GPIOI_PIN5) | \ - PIN_ODR_HIGH(GPIOI_PIN6) | \ - PIN_ODR_HIGH(GPIOI_PIN7) | \ - PIN_ODR_HIGH(GPIOI_PIN8) | \ - PIN_ODR_HIGH(GPIOI_PIN9) | \ - PIN_ODR_HIGH(GPIOI_PIN10) | \ - PIN_ODR_HIGH(GPIOI_PIN11) | \ - PIN_ODR_HIGH(GPIOI_PIN12) | \ - PIN_ODR_HIGH(GPIOI_PIN13) | \ - PIN_ODR_HIGH(GPIOI_PIN14) | \ - PIN_ODR_HIGH(GPIOI_PIN15)) -#define VAL_GPIOI_AFRL (PIN_AFIO_AF(GPIOI_PIN0, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN1, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN2, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN3, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN4, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN5, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN6, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN7, 0U)) -#define VAL_GPIOI_AFRH (PIN_AFIO_AF(GPIOI_PIN8, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN9, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN10, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN11, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN12, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN13, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN14, 0U) | \ - PIN_AFIO_AF(GPIOI_PIN15, 0U)) +#define VAL_GPIOI_MODER \ + (PIN_MODE_INPUT(GPIOI_PIN0) | PIN_MODE_INPUT(GPIOI_PIN1) | PIN_MODE_INPUT(GPIOI_PIN2) | \ + PIN_MODE_INPUT(GPIOI_PIN3) | PIN_MODE_INPUT(GPIOI_PIN4) | PIN_MODE_INPUT(GPIOI_PIN5) | \ + PIN_MODE_INPUT(GPIOI_PIN6) | PIN_MODE_INPUT(GPIOI_PIN7) | PIN_MODE_INPUT(GPIOI_PIN8) | \ + PIN_MODE_INPUT(GPIOI_PIN9) | PIN_MODE_INPUT(GPIOI_PIN10) | PIN_MODE_INPUT(GPIOI_PIN11) | \ + PIN_MODE_INPUT(GPIOI_PIN12) | PIN_MODE_INPUT(GPIOI_PIN13) | PIN_MODE_INPUT(GPIOI_PIN14) | \ + PIN_MODE_INPUT(GPIOI_PIN15)) +#define VAL_GPIOI_OTYPER \ + (PIN_OTYPE_PUSHPULL(GPIOI_PIN0) | PIN_OTYPE_PUSHPULL(GPIOI_PIN1) | PIN_OTYPE_PUSHPULL(GPIOI_PIN2) | \ + PIN_OTYPE_PUSHPULL(GPIOI_PIN3) | PIN_OTYPE_PUSHPULL(GPIOI_PIN4) | PIN_OTYPE_PUSHPULL(GPIOI_PIN5) | \ + PIN_OTYPE_PUSHPULL(GPIOI_PIN6) | PIN_OTYPE_PUSHPULL(GPIOI_PIN7) | PIN_OTYPE_PUSHPULL(GPIOI_PIN8) | \ + PIN_OTYPE_PUSHPULL(GPIOI_PIN9) | PIN_OTYPE_PUSHPULL(GPIOI_PIN10) | PIN_OTYPE_PUSHPULL(GPIOI_PIN11) | \ + PIN_OTYPE_PUSHPULL(GPIOI_PIN12) | PIN_OTYPE_PUSHPULL(GPIOI_PIN13) | PIN_OTYPE_PUSHPULL(GPIOI_PIN14) | \ + PIN_OTYPE_PUSHPULL(GPIOI_PIN15)) +#define VAL_GPIOI_OSPEEDR \ + (PIN_OSPEED_VERYLOW(GPIOI_PIN0) | PIN_OSPEED_VERYLOW(GPIOI_PIN1) | PIN_OSPEED_VERYLOW(GPIOI_PIN2) | \ + PIN_OSPEED_VERYLOW(GPIOI_PIN3) | PIN_OSPEED_VERYLOW(GPIOI_PIN4) | PIN_OSPEED_VERYLOW(GPIOI_PIN5) | \ + PIN_OSPEED_VERYLOW(GPIOI_PIN6) | PIN_OSPEED_VERYLOW(GPIOI_PIN7) | PIN_OSPEED_VERYLOW(GPIOI_PIN8) | \ + PIN_OSPEED_VERYLOW(GPIOI_PIN9) | PIN_OSPEED_VERYLOW(GPIOI_PIN10) | PIN_OSPEED_VERYLOW(GPIOI_PIN11) | \ + PIN_OSPEED_VERYLOW(GPIOI_PIN12) | PIN_OSPEED_VERYLOW(GPIOI_PIN13) | PIN_OSPEED_VERYLOW(GPIOI_PIN14) | \ + PIN_OSPEED_VERYLOW(GPIOI_PIN15)) +#define VAL_GPIOI_PUPDR \ + (PIN_PUPDR_PULLUP(GPIOI_PIN0) | PIN_PUPDR_PULLUP(GPIOI_PIN1) | PIN_PUPDR_PULLUP(GPIOI_PIN2) | \ + PIN_PUPDR_PULLUP(GPIOI_PIN3) | PIN_PUPDR_PULLUP(GPIOI_PIN4) | PIN_PUPDR_PULLUP(GPIOI_PIN5) | \ + PIN_PUPDR_PULLUP(GPIOI_PIN6) | PIN_PUPDR_PULLUP(GPIOI_PIN7) | PIN_PUPDR_PULLUP(GPIOI_PIN8) | \ + PIN_PUPDR_PULLUP(GPIOI_PIN9) | PIN_PUPDR_PULLUP(GPIOI_PIN10) | PIN_PUPDR_PULLUP(GPIOI_PIN11) | \ + PIN_PUPDR_PULLUP(GPIOI_PIN12) | PIN_PUPDR_PULLUP(GPIOI_PIN13) | PIN_PUPDR_PULLUP(GPIOI_PIN14) | \ + PIN_PUPDR_PULLUP(GPIOI_PIN15)) +#define VAL_GPIOI_ODR \ + (PIN_ODR_HIGH(GPIOI_PIN0) | PIN_ODR_HIGH(GPIOI_PIN1) | PIN_ODR_HIGH(GPIOI_PIN2) | PIN_ODR_HIGH(GPIOI_PIN3) | \ + PIN_ODR_HIGH(GPIOI_PIN4) | PIN_ODR_HIGH(GPIOI_PIN5) | PIN_ODR_HIGH(GPIOI_PIN6) | PIN_ODR_HIGH(GPIOI_PIN7) | \ + PIN_ODR_HIGH(GPIOI_PIN8) | PIN_ODR_HIGH(GPIOI_PIN9) | PIN_ODR_HIGH(GPIOI_PIN10) | PIN_ODR_HIGH(GPIOI_PIN11) | \ + PIN_ODR_HIGH(GPIOI_PIN12) | PIN_ODR_HIGH(GPIOI_PIN13) | PIN_ODR_HIGH(GPIOI_PIN14) | PIN_ODR_HIGH(GPIOI_PIN15)) +#define VAL_GPIOI_AFRL \ + (PIN_AFIO_AF(GPIOI_PIN0, 0U) | PIN_AFIO_AF(GPIOI_PIN1, 0U) | PIN_AFIO_AF(GPIOI_PIN2, 0U) | \ + PIN_AFIO_AF(GPIOI_PIN3, 0U) | PIN_AFIO_AF(GPIOI_PIN4, 0U) | PIN_AFIO_AF(GPIOI_PIN5, 0U) | \ + PIN_AFIO_AF(GPIOI_PIN6, 0U) | PIN_AFIO_AF(GPIOI_PIN7, 0U)) +#define VAL_GPIOI_AFRH \ + (PIN_AFIO_AF(GPIOI_PIN8, 0U) | PIN_AFIO_AF(GPIOI_PIN9, 0U) | PIN_AFIO_AF(GPIOI_PIN10, 0U) | \ + PIN_AFIO_AF(GPIOI_PIN11, 0U) | PIN_AFIO_AF(GPIOI_PIN12, 0U) | PIN_AFIO_AF(GPIOI_PIN13, 0U) | \ + PIN_AFIO_AF(GPIOI_PIN14, 0U) | PIN_AFIO_AF(GPIOI_PIN15, 0U)) /* * GPIOJ setup: @@ -1631,102 +1148,47 @@ * PJ14 - PIN14 (input pullup). * PJ15 - PIN15 (input pullup). */ -#define VAL_GPIOJ_MODER (PIN_MODE_INPUT(GPIOJ_PIN0) | \ - PIN_MODE_INPUT(GPIOJ_PIN1) | \ - PIN_MODE_INPUT(GPIOJ_PIN2) | \ - PIN_MODE_INPUT(GPIOJ_PIN3) | \ - PIN_MODE_INPUT(GPIOJ_PIN4) | \ - PIN_MODE_INPUT(GPIOJ_PIN5) | \ - PIN_MODE_INPUT(GPIOJ_PIN6) | \ - PIN_MODE_INPUT(GPIOJ_PIN7) | \ - PIN_MODE_INPUT(GPIOJ_PIN8) | \ - PIN_MODE_INPUT(GPIOJ_PIN9) | \ - PIN_MODE_INPUT(GPIOJ_PIN10) | \ - PIN_MODE_INPUT(GPIOJ_PIN11) | \ - PIN_MODE_INPUT(GPIOJ_PIN12) | \ - PIN_MODE_INPUT(GPIOJ_PIN13) | \ - PIN_MODE_INPUT(GPIOJ_PIN14) | \ - PIN_MODE_INPUT(GPIOJ_PIN15)) -#define VAL_GPIOJ_OTYPER (PIN_OTYPE_PUSHPULL(GPIOJ_PIN0) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN1) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN2) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN3) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN4) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN5) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN6) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN7) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN8) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN9) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN10) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN11) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN12) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN13) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN14) | \ - PIN_OTYPE_PUSHPULL(GPIOJ_PIN15)) -#define VAL_GPIOJ_OSPEEDR (PIN_OSPEED_VERYLOW(GPIOJ_PIN0) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN1) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN2) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN3) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN4) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN5) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN6) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN7) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN8) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN9) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN10) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN11) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN12) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN13) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN14) | \ - PIN_OSPEED_VERYLOW(GPIOJ_PIN15)) -#define VAL_GPIOJ_PUPDR (PIN_PUPDR_PULLUP(GPIOJ_PIN0) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN1) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN2) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN3) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN4) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN5) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN6) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN7) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN8) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN9) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN10) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN11) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN12) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN13) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN14) | \ - PIN_PUPDR_PULLUP(GPIOJ_PIN15)) -#define VAL_GPIOJ_ODR (PIN_ODR_HIGH(GPIOJ_PIN0) | \ - PIN_ODR_HIGH(GPIOJ_PIN1) | \ - PIN_ODR_HIGH(GPIOJ_PIN2) | \ - PIN_ODR_HIGH(GPIOJ_PIN3) | \ - PIN_ODR_HIGH(GPIOJ_PIN4) | \ - PIN_ODR_HIGH(GPIOJ_PIN5) | \ - PIN_ODR_HIGH(GPIOJ_PIN6) | \ - PIN_ODR_HIGH(GPIOJ_PIN7) | \ - PIN_ODR_HIGH(GPIOJ_PIN8) | \ - PIN_ODR_HIGH(GPIOJ_PIN9) | \ - PIN_ODR_HIGH(GPIOJ_PIN10) | \ - PIN_ODR_HIGH(GPIOJ_PIN11) | \ - PIN_ODR_HIGH(GPIOJ_PIN12) | \ - PIN_ODR_HIGH(GPIOJ_PIN13) | \ - PIN_ODR_HIGH(GPIOJ_PIN14) | \ - PIN_ODR_HIGH(GPIOJ_PIN15)) -#define VAL_GPIOJ_AFRL (PIN_AFIO_AF(GPIOJ_PIN0, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN1, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN2, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN3, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN4, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN5, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN6, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN7, 0U)) -#define VAL_GPIOJ_AFRH (PIN_AFIO_AF(GPIOJ_PIN8, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN9, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN10, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN11, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN12, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN13, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN14, 0U) | \ - PIN_AFIO_AF(GPIOJ_PIN15, 0U)) +#define VAL_GPIOJ_MODER \ + (PIN_MODE_INPUT(GPIOJ_PIN0) | PIN_MODE_INPUT(GPIOJ_PIN1) | PIN_MODE_INPUT(GPIOJ_PIN2) | \ + PIN_MODE_INPUT(GPIOJ_PIN3) | PIN_MODE_INPUT(GPIOJ_PIN4) | PIN_MODE_INPUT(GPIOJ_PIN5) | \ + PIN_MODE_INPUT(GPIOJ_PIN6) | PIN_MODE_INPUT(GPIOJ_PIN7) | PIN_MODE_INPUT(GPIOJ_PIN8) | \ + PIN_MODE_INPUT(GPIOJ_PIN9) | PIN_MODE_INPUT(GPIOJ_PIN10) | PIN_MODE_INPUT(GPIOJ_PIN11) | \ + PIN_MODE_INPUT(GPIOJ_PIN12) | PIN_MODE_INPUT(GPIOJ_PIN13) | PIN_MODE_INPUT(GPIOJ_PIN14) | \ + PIN_MODE_INPUT(GPIOJ_PIN15)) +#define VAL_GPIOJ_OTYPER \ + (PIN_OTYPE_PUSHPULL(GPIOJ_PIN0) | PIN_OTYPE_PUSHPULL(GPIOJ_PIN1) | PIN_OTYPE_PUSHPULL(GPIOJ_PIN2) | \ + PIN_OTYPE_PUSHPULL(GPIOJ_PIN3) | PIN_OTYPE_PUSHPULL(GPIOJ_PIN4) | PIN_OTYPE_PUSHPULL(GPIOJ_PIN5) | \ + PIN_OTYPE_PUSHPULL(GPIOJ_PIN6) | PIN_OTYPE_PUSHPULL(GPIOJ_PIN7) | PIN_OTYPE_PUSHPULL(GPIOJ_PIN8) | \ + PIN_OTYPE_PUSHPULL(GPIOJ_PIN9) | PIN_OTYPE_PUSHPULL(GPIOJ_PIN10) | PIN_OTYPE_PUSHPULL(GPIOJ_PIN11) | \ + PIN_OTYPE_PUSHPULL(GPIOJ_PIN12) | PIN_OTYPE_PUSHPULL(GPIOJ_PIN13) | PIN_OTYPE_PUSHPULL(GPIOJ_PIN14) | \ + PIN_OTYPE_PUSHPULL(GPIOJ_PIN15)) +#define VAL_GPIOJ_OSPEEDR \ + (PIN_OSPEED_VERYLOW(GPIOJ_PIN0) | PIN_OSPEED_VERYLOW(GPIOJ_PIN1) | PIN_OSPEED_VERYLOW(GPIOJ_PIN2) | \ + PIN_OSPEED_VERYLOW(GPIOJ_PIN3) | PIN_OSPEED_VERYLOW(GPIOJ_PIN4) | PIN_OSPEED_VERYLOW(GPIOJ_PIN5) | \ + PIN_OSPEED_VERYLOW(GPIOJ_PIN6) | PIN_OSPEED_VERYLOW(GPIOJ_PIN7) | PIN_OSPEED_VERYLOW(GPIOJ_PIN8) | \ + PIN_OSPEED_VERYLOW(GPIOJ_PIN9) | PIN_OSPEED_VERYLOW(GPIOJ_PIN10) | PIN_OSPEED_VERYLOW(GPIOJ_PIN11) | \ + PIN_OSPEED_VERYLOW(GPIOJ_PIN12) | PIN_OSPEED_VERYLOW(GPIOJ_PIN13) | PIN_OSPEED_VERYLOW(GPIOJ_PIN14) | \ + PIN_OSPEED_VERYLOW(GPIOJ_PIN15)) +#define VAL_GPIOJ_PUPDR \ + (PIN_PUPDR_PULLUP(GPIOJ_PIN0) | PIN_PUPDR_PULLUP(GPIOJ_PIN1) | PIN_PUPDR_PULLUP(GPIOJ_PIN2) | \ + PIN_PUPDR_PULLUP(GPIOJ_PIN3) | PIN_PUPDR_PULLUP(GPIOJ_PIN4) | PIN_PUPDR_PULLUP(GPIOJ_PIN5) | \ + PIN_PUPDR_PULLUP(GPIOJ_PIN6) | PIN_PUPDR_PULLUP(GPIOJ_PIN7) | PIN_PUPDR_PULLUP(GPIOJ_PIN8) | \ + PIN_PUPDR_PULLUP(GPIOJ_PIN9) | PIN_PUPDR_PULLUP(GPIOJ_PIN10) | PIN_PUPDR_PULLUP(GPIOJ_PIN11) | \ + PIN_PUPDR_PULLUP(GPIOJ_PIN12) | PIN_PUPDR_PULLUP(GPIOJ_PIN13) | PIN_PUPDR_PULLUP(GPIOJ_PIN14) | \ + PIN_PUPDR_PULLUP(GPIOJ_PIN15)) +#define VAL_GPIOJ_ODR \ + (PIN_ODR_HIGH(GPIOJ_PIN0) | PIN_ODR_HIGH(GPIOJ_PIN1) | PIN_ODR_HIGH(GPIOJ_PIN2) | PIN_ODR_HIGH(GPIOJ_PIN3) | \ + PIN_ODR_HIGH(GPIOJ_PIN4) | PIN_ODR_HIGH(GPIOJ_PIN5) | PIN_ODR_HIGH(GPIOJ_PIN6) | PIN_ODR_HIGH(GPIOJ_PIN7) | \ + PIN_ODR_HIGH(GPIOJ_PIN8) | PIN_ODR_HIGH(GPIOJ_PIN9) | PIN_ODR_HIGH(GPIOJ_PIN10) | PIN_ODR_HIGH(GPIOJ_PIN11) | \ + PIN_ODR_HIGH(GPIOJ_PIN12) | PIN_ODR_HIGH(GPIOJ_PIN13) | PIN_ODR_HIGH(GPIOJ_PIN14) | PIN_ODR_HIGH(GPIOJ_PIN15)) +#define VAL_GPIOJ_AFRL \ + (PIN_AFIO_AF(GPIOJ_PIN0, 0U) | PIN_AFIO_AF(GPIOJ_PIN1, 0U) | PIN_AFIO_AF(GPIOJ_PIN2, 0U) | \ + PIN_AFIO_AF(GPIOJ_PIN3, 0U) | PIN_AFIO_AF(GPIOJ_PIN4, 0U) | PIN_AFIO_AF(GPIOJ_PIN5, 0U) | \ + PIN_AFIO_AF(GPIOJ_PIN6, 0U) | PIN_AFIO_AF(GPIOJ_PIN7, 0U)) +#define VAL_GPIOJ_AFRH \ + (PIN_AFIO_AF(GPIOJ_PIN8, 0U) | PIN_AFIO_AF(GPIOJ_PIN9, 0U) | PIN_AFIO_AF(GPIOJ_PIN10, 0U) | \ + PIN_AFIO_AF(GPIOJ_PIN11, 0U) | PIN_AFIO_AF(GPIOJ_PIN12, 0U) | PIN_AFIO_AF(GPIOJ_PIN13, 0U) | \ + PIN_AFIO_AF(GPIOJ_PIN14, 0U) | PIN_AFIO_AF(GPIOJ_PIN15, 0U)) /* * GPIOK setup: @@ -1748,102 +1210,47 @@ * PK14 - PIN14 (input pullup). * PK15 - PIN15 (input pullup). */ -#define VAL_GPIOK_MODER (PIN_MODE_INPUT(GPIOK_PIN0) | \ - PIN_MODE_INPUT(GPIOK_PIN1) | \ - PIN_MODE_INPUT(GPIOK_PIN2) | \ - PIN_MODE_INPUT(GPIOK_PIN3) | \ - PIN_MODE_INPUT(GPIOK_PIN4) | \ - PIN_MODE_INPUT(GPIOK_PIN5) | \ - PIN_MODE_INPUT(GPIOK_PIN6) | \ - PIN_MODE_INPUT(GPIOK_PIN7) | \ - PIN_MODE_INPUT(GPIOK_PIN8) | \ - PIN_MODE_INPUT(GPIOK_PIN9) | \ - PIN_MODE_INPUT(GPIOK_PIN10) | \ - PIN_MODE_INPUT(GPIOK_PIN11) | \ - PIN_MODE_INPUT(GPIOK_PIN12) | \ - PIN_MODE_INPUT(GPIOK_PIN13) | \ - PIN_MODE_INPUT(GPIOK_PIN14) | \ - PIN_MODE_INPUT(GPIOK_PIN15)) -#define VAL_GPIOK_OTYPER (PIN_OTYPE_PUSHPULL(GPIOK_PIN0) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN1) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN2) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN3) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN4) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN5) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN6) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN7) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN8) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN9) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN10) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN11) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN12) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN13) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN14) | \ - PIN_OTYPE_PUSHPULL(GPIOK_PIN15)) -#define VAL_GPIOK_OSPEEDR (PIN_OSPEED_VERYLOW(GPIOK_PIN0) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN1) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN2) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN3) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN4) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN5) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN6) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN7) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN8) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN9) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN10) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN11) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN12) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN13) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN14) | \ - PIN_OSPEED_VERYLOW(GPIOK_PIN15)) -#define VAL_GPIOK_PUPDR (PIN_PUPDR_PULLUP(GPIOK_PIN0) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN1) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN2) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN3) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN4) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN5) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN6) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN7) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN8) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN9) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN10) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN11) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN12) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN13) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN14) | \ - PIN_PUPDR_PULLUP(GPIOK_PIN15)) -#define VAL_GPIOK_ODR (PIN_ODR_HIGH(GPIOK_PIN0) | \ - PIN_ODR_HIGH(GPIOK_PIN1) | \ - PIN_ODR_HIGH(GPIOK_PIN2) | \ - PIN_ODR_HIGH(GPIOK_PIN3) | \ - PIN_ODR_HIGH(GPIOK_PIN4) | \ - PIN_ODR_HIGH(GPIOK_PIN5) | \ - PIN_ODR_HIGH(GPIOK_PIN6) | \ - PIN_ODR_HIGH(GPIOK_PIN7) | \ - PIN_ODR_HIGH(GPIOK_PIN8) | \ - PIN_ODR_HIGH(GPIOK_PIN9) | \ - PIN_ODR_HIGH(GPIOK_PIN10) | \ - PIN_ODR_HIGH(GPIOK_PIN11) | \ - PIN_ODR_HIGH(GPIOK_PIN12) | \ - PIN_ODR_HIGH(GPIOK_PIN13) | \ - PIN_ODR_HIGH(GPIOK_PIN14) | \ - PIN_ODR_HIGH(GPIOK_PIN15)) -#define VAL_GPIOK_AFRL (PIN_AFIO_AF(GPIOK_PIN0, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN1, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN2, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN3, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN4, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN5, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN6, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN7, 0U)) -#define VAL_GPIOK_AFRH (PIN_AFIO_AF(GPIOK_PIN8, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN9, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN10, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN11, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN12, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN13, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN14, 0U) | \ - PIN_AFIO_AF(GPIOK_PIN15, 0U)) +#define VAL_GPIOK_MODER \ + (PIN_MODE_INPUT(GPIOK_PIN0) | PIN_MODE_INPUT(GPIOK_PIN1) | PIN_MODE_INPUT(GPIOK_PIN2) | \ + PIN_MODE_INPUT(GPIOK_PIN3) | PIN_MODE_INPUT(GPIOK_PIN4) | PIN_MODE_INPUT(GPIOK_PIN5) | \ + PIN_MODE_INPUT(GPIOK_PIN6) | PIN_MODE_INPUT(GPIOK_PIN7) | PIN_MODE_INPUT(GPIOK_PIN8) | \ + PIN_MODE_INPUT(GPIOK_PIN9) | PIN_MODE_INPUT(GPIOK_PIN10) | PIN_MODE_INPUT(GPIOK_PIN11) | \ + PIN_MODE_INPUT(GPIOK_PIN12) | PIN_MODE_INPUT(GPIOK_PIN13) | PIN_MODE_INPUT(GPIOK_PIN14) | \ + PIN_MODE_INPUT(GPIOK_PIN15)) +#define VAL_GPIOK_OTYPER \ + (PIN_OTYPE_PUSHPULL(GPIOK_PIN0) | PIN_OTYPE_PUSHPULL(GPIOK_PIN1) | PIN_OTYPE_PUSHPULL(GPIOK_PIN2) | \ + PIN_OTYPE_PUSHPULL(GPIOK_PIN3) | PIN_OTYPE_PUSHPULL(GPIOK_PIN4) | PIN_OTYPE_PUSHPULL(GPIOK_PIN5) | \ + PIN_OTYPE_PUSHPULL(GPIOK_PIN6) | PIN_OTYPE_PUSHPULL(GPIOK_PIN7) | PIN_OTYPE_PUSHPULL(GPIOK_PIN8) | \ + PIN_OTYPE_PUSHPULL(GPIOK_PIN9) | PIN_OTYPE_PUSHPULL(GPIOK_PIN10) | PIN_OTYPE_PUSHPULL(GPIOK_PIN11) | \ + PIN_OTYPE_PUSHPULL(GPIOK_PIN12) | PIN_OTYPE_PUSHPULL(GPIOK_PIN13) | PIN_OTYPE_PUSHPULL(GPIOK_PIN14) | \ + PIN_OTYPE_PUSHPULL(GPIOK_PIN15)) +#define VAL_GPIOK_OSPEEDR \ + (PIN_OSPEED_VERYLOW(GPIOK_PIN0) | PIN_OSPEED_VERYLOW(GPIOK_PIN1) | PIN_OSPEED_VERYLOW(GPIOK_PIN2) | \ + PIN_OSPEED_VERYLOW(GPIOK_PIN3) | PIN_OSPEED_VERYLOW(GPIOK_PIN4) | PIN_OSPEED_VERYLOW(GPIOK_PIN5) | \ + PIN_OSPEED_VERYLOW(GPIOK_PIN6) | PIN_OSPEED_VERYLOW(GPIOK_PIN7) | PIN_OSPEED_VERYLOW(GPIOK_PIN8) | \ + PIN_OSPEED_VERYLOW(GPIOK_PIN9) | PIN_OSPEED_VERYLOW(GPIOK_PIN10) | PIN_OSPEED_VERYLOW(GPIOK_PIN11) | \ + PIN_OSPEED_VERYLOW(GPIOK_PIN12) | PIN_OSPEED_VERYLOW(GPIOK_PIN13) | PIN_OSPEED_VERYLOW(GPIOK_PIN14) | \ + PIN_OSPEED_VERYLOW(GPIOK_PIN15)) +#define VAL_GPIOK_PUPDR \ + (PIN_PUPDR_PULLUP(GPIOK_PIN0) | PIN_PUPDR_PULLUP(GPIOK_PIN1) | PIN_PUPDR_PULLUP(GPIOK_PIN2) | \ + PIN_PUPDR_PULLUP(GPIOK_PIN3) | PIN_PUPDR_PULLUP(GPIOK_PIN4) | PIN_PUPDR_PULLUP(GPIOK_PIN5) | \ + PIN_PUPDR_PULLUP(GPIOK_PIN6) | PIN_PUPDR_PULLUP(GPIOK_PIN7) | PIN_PUPDR_PULLUP(GPIOK_PIN8) | \ + PIN_PUPDR_PULLUP(GPIOK_PIN9) | PIN_PUPDR_PULLUP(GPIOK_PIN10) | PIN_PUPDR_PULLUP(GPIOK_PIN11) | \ + PIN_PUPDR_PULLUP(GPIOK_PIN12) | PIN_PUPDR_PULLUP(GPIOK_PIN13) | PIN_PUPDR_PULLUP(GPIOK_PIN14) | \ + PIN_PUPDR_PULLUP(GPIOK_PIN15)) +#define VAL_GPIOK_ODR \ + (PIN_ODR_HIGH(GPIOK_PIN0) | PIN_ODR_HIGH(GPIOK_PIN1) | PIN_ODR_HIGH(GPIOK_PIN2) | PIN_ODR_HIGH(GPIOK_PIN3) | \ + PIN_ODR_HIGH(GPIOK_PIN4) | PIN_ODR_HIGH(GPIOK_PIN5) | PIN_ODR_HIGH(GPIOK_PIN6) | PIN_ODR_HIGH(GPIOK_PIN7) | \ + PIN_ODR_HIGH(GPIOK_PIN8) | PIN_ODR_HIGH(GPIOK_PIN9) | PIN_ODR_HIGH(GPIOK_PIN10) | PIN_ODR_HIGH(GPIOK_PIN11) | \ + PIN_ODR_HIGH(GPIOK_PIN12) | PIN_ODR_HIGH(GPIOK_PIN13) | PIN_ODR_HIGH(GPIOK_PIN14) | PIN_ODR_HIGH(GPIOK_PIN15)) +#define VAL_GPIOK_AFRL \ + (PIN_AFIO_AF(GPIOK_PIN0, 0U) | PIN_AFIO_AF(GPIOK_PIN1, 0U) | PIN_AFIO_AF(GPIOK_PIN2, 0U) | \ + PIN_AFIO_AF(GPIOK_PIN3, 0U) | PIN_AFIO_AF(GPIOK_PIN4, 0U) | PIN_AFIO_AF(GPIOK_PIN5, 0U) | \ + PIN_AFIO_AF(GPIOK_PIN6, 0U) | PIN_AFIO_AF(GPIOK_PIN7, 0U)) +#define VAL_GPIOK_AFRH \ + (PIN_AFIO_AF(GPIOK_PIN8, 0U) | PIN_AFIO_AF(GPIOK_PIN9, 0U) | PIN_AFIO_AF(GPIOK_PIN10, 0U) | \ + PIN_AFIO_AF(GPIOK_PIN11, 0U) | PIN_AFIO_AF(GPIOK_PIN12, 0U) | PIN_AFIO_AF(GPIOK_PIN13, 0U) | \ + PIN_AFIO_AF(GPIOK_PIN14, 0U) | PIN_AFIO_AF(GPIOK_PIN15, 0U)) /*===========================================================================*/ /* External declarations. */ @@ -1851,9 +1258,10 @@ #if !defined(_FROM_ASM_) #ifdef __cplusplus -extern "C" { +extern "C" +{ #endif - void boardInit(void); + void boardInit(void); #ifdef __cplusplus } #endif diff --git a/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/Device_BlockStorage-DEBUG.c b/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/Device_BlockStorage-DEBUG.c index 05c8653805..f225e400c3 100644 --- a/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/Device_BlockStorage-DEBUG.c +++ b/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/Device_BlockStorage-DEBUG.c @@ -7,100 +7,96 @@ #include // 32kB blocks -const BlockRange BlockRange1[] = -{ - { BlockRange_BLOCKTYPE_BOOTSTRAP , 0, 0 }, // 08000000 nanoBooter +const BlockRange BlockRange1[] = { + {BlockRange_BLOCKTYPE_BOOTSTRAP, 0, 0}, // 08000000 nanoBooter /////////////////////////////////////////////////////////////////////////////////////// // because this target is using a configuration block need to add the // configuration manager files to the CMake and call ConfigurationManager_Initialize() // in nanoBooter so the configuration can be managed when in booter mode /////////////////////////////////////////////////////////////////////////////////////// - { BlockRange_BLOCKTYPE_CONFIG , 1, 1 }, // 08008000 configuration block + {BlockRange_BLOCKTYPE_CONFIG, 1, 1}, // 08008000 configuration block /////////////////////////////////////////////////////////////////////////////////////// - - { BlockRange_BLOCKTYPE_CODE , 2, 3 } // 08010000 nanoCLR + + {BlockRange_BLOCKTYPE_CODE, 2, 3} // 08010000 nanoCLR }; -//128kB block -const BlockRange BlockRange2[] = -{ - { BlockRange_BLOCKTYPE_CODE , 0, 0 } // 08020000 nanoCLR +// 128kB block +const BlockRange BlockRange2[] = { + {BlockRange_BLOCKTYPE_CODE, 0, 0} // 08020000 nanoCLR }; // 256kB blocks -const BlockRange BlockRange3[] = -{ - { BlockRange_BLOCKTYPE_CODE , 0, 2 }, // 08040000 nanoCLR - { BlockRange_BLOCKTYPE_DEPLOYMENT, 3, 6 } // 08100000 deployment +const BlockRange BlockRange3[] = { + {BlockRange_BLOCKTYPE_CODE, 0, 2}, // 08040000 nanoCLR + {BlockRange_BLOCKTYPE_DEPLOYMENT, 3, 6} // 08100000 deployment }; -const BlockRegionInfo BlockRegions[] = -{ +const BlockRegionInfo BlockRegions[] = { { - (0), // no attributes for this region - 0x08000000, // start address for block region - 4, // total number of blocks in this region - 0x8000, // total number of bytes per block + (0), // no attributes for this region + 0x08000000, // start address for block region + 4, // total number of blocks in this region + 0x8000, // total number of bytes per block ARRAYSIZE_CONST_EXPR(BlockRange1), BlockRange1, }, { - (0), // no attributes for this region - 0x08020000, // start address for block region - 1, // total number of blocks in this region - 0x20000, // total number of bytes per block + (0), // no attributes for this region + 0x08020000, // start address for block region + 1, // total number of blocks in this region + 0x20000, // total number of bytes per block ARRAYSIZE_CONST_EXPR(BlockRange2), BlockRange2, }, { - (0), // no attributes for this region - 0x08040000, // start address for block region - 7, // total number of blocks in this region - 0x40000, // total number of bytes per block + (0), // no attributes for this region + 0x08040000, // start address for block region + 7, // total number of blocks in this region + 0x40000, // total number of bytes per block ARRAYSIZE_CONST_EXPR(BlockRange3), BlockRange3, }, }; -const DeviceBlockInfo Device_BlockInfo = -{ - (MediaAttribute_SupportsXIP), // STM32 flash memory is XIP - 2, // UINT32 BytesPerSector - ARRAYSIZE_CONST_EXPR(BlockRegions), // UINT32 NumRegions; - (BlockRegionInfo*)BlockRegions, // const BlockRegionInfo* pRegions; +const DeviceBlockInfo Device_BlockInfo = { + (MediaAttribute_SupportsXIP), // STM32 flash memory is XIP + 2, // UINT32 BytesPerSector + ARRAYSIZE_CONST_EXPR(BlockRegions), // UINT32 NumRegions; + (BlockRegionInfo *)BlockRegions, // const BlockRegionInfo* pRegions; }; -MEMORY_MAPPED_NOR_BLOCK_CONFIG Device_BlockStorageConfig = -{ - { // BLOCK_CONFIG +MEMORY_MAPPED_NOR_BLOCK_CONFIG Device_BlockStorageConfig = { + { + // BLOCK_CONFIG { - 0, // GPIO_PIN Pin; - false, // BOOL ActiveState; + 0, // GPIO_PIN Pin; + false, // BOOL ActiveState; }, - (DeviceBlockInfo*)&Device_BlockInfo, // BlockDeviceinfo + (DeviceBlockInfo *)&Device_BlockInfo, // BlockDeviceinfo }, - { // CPU_MEMORY_CONFIG - 0, // UINT8 CPU_MEMORY_CONFIG::ChipSelect; - true, // UINT8 CPU_MEMORY_CONFIG::ReadOnly; - 0, // UINT32 CPU_MEMORY_CONFIG::WaitStates; - 0, // UINT32 CPU_MEMORY_CONFIG::ReleaseCounts; - 16, // UINT32 CPU_MEMORY_CONFIG::BitWidth; - 0x08000000, // UINT32 CPU_MEMORY_CONFIG::BaseAddress; - 0x00200000, // UINT32 CPU_MEMORY_CONFIG::SizeInBytes; - 0, // UINT8 CPU_MEMORY_CONFIG::XREADYEnable - 0, // UINT8 CPU_MEMORY_CONFIG::ByteSignalsForRead - 0, // UINT8 CPU_MEMORY_CONFIG::ExternalBufferEnable + { + // CPU_MEMORY_CONFIG + 0, // UINT8 CPU_MEMORY_CONFIG::ChipSelect; + true, // UINT8 CPU_MEMORY_CONFIG::ReadOnly; + 0, // UINT32 CPU_MEMORY_CONFIG::WaitStates; + 0, // UINT32 CPU_MEMORY_CONFIG::ReleaseCounts; + 16, // UINT32 CPU_MEMORY_CONFIG::BitWidth; + 0x08000000, // UINT32 CPU_MEMORY_CONFIG::BaseAddress; + 0x00200000, // UINT32 CPU_MEMORY_CONFIG::SizeInBytes; + 0, // UINT8 CPU_MEMORY_CONFIG::XREADYEnable + 0, // UINT8 CPU_MEMORY_CONFIG::ByteSignalsForRead + 0, // UINT8 CPU_MEMORY_CONFIG::ExternalBufferEnable }, - 0, // UINT32 ChipProtection; - 0, // UINT32 ManufacturerCode; - 0, // UINT32 DeviceCode; + 0, // UINT32 ChipProtection; + 0, // UINT32 ManufacturerCode; + 0, // UINT32 DeviceCode; }; -BlockStorageDevice Device_BlockStorage; +BlockStorageDevice Device_BlockStorage; diff --git a/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/Device_BlockStorage.c b/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/Device_BlockStorage.c index 05c8653805..f225e400c3 100644 --- a/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/Device_BlockStorage.c +++ b/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/Device_BlockStorage.c @@ -7,100 +7,96 @@ #include // 32kB blocks -const BlockRange BlockRange1[] = -{ - { BlockRange_BLOCKTYPE_BOOTSTRAP , 0, 0 }, // 08000000 nanoBooter +const BlockRange BlockRange1[] = { + {BlockRange_BLOCKTYPE_BOOTSTRAP, 0, 0}, // 08000000 nanoBooter /////////////////////////////////////////////////////////////////////////////////////// // because this target is using a configuration block need to add the // configuration manager files to the CMake and call ConfigurationManager_Initialize() // in nanoBooter so the configuration can be managed when in booter mode /////////////////////////////////////////////////////////////////////////////////////// - { BlockRange_BLOCKTYPE_CONFIG , 1, 1 }, // 08008000 configuration block + {BlockRange_BLOCKTYPE_CONFIG, 1, 1}, // 08008000 configuration block /////////////////////////////////////////////////////////////////////////////////////// - - { BlockRange_BLOCKTYPE_CODE , 2, 3 } // 08010000 nanoCLR + + {BlockRange_BLOCKTYPE_CODE, 2, 3} // 08010000 nanoCLR }; -//128kB block -const BlockRange BlockRange2[] = -{ - { BlockRange_BLOCKTYPE_CODE , 0, 0 } // 08020000 nanoCLR +// 128kB block +const BlockRange BlockRange2[] = { + {BlockRange_BLOCKTYPE_CODE, 0, 0} // 08020000 nanoCLR }; // 256kB blocks -const BlockRange BlockRange3[] = -{ - { BlockRange_BLOCKTYPE_CODE , 0, 2 }, // 08040000 nanoCLR - { BlockRange_BLOCKTYPE_DEPLOYMENT, 3, 6 } // 08100000 deployment +const BlockRange BlockRange3[] = { + {BlockRange_BLOCKTYPE_CODE, 0, 2}, // 08040000 nanoCLR + {BlockRange_BLOCKTYPE_DEPLOYMENT, 3, 6} // 08100000 deployment }; -const BlockRegionInfo BlockRegions[] = -{ +const BlockRegionInfo BlockRegions[] = { { - (0), // no attributes for this region - 0x08000000, // start address for block region - 4, // total number of blocks in this region - 0x8000, // total number of bytes per block + (0), // no attributes for this region + 0x08000000, // start address for block region + 4, // total number of blocks in this region + 0x8000, // total number of bytes per block ARRAYSIZE_CONST_EXPR(BlockRange1), BlockRange1, }, { - (0), // no attributes for this region - 0x08020000, // start address for block region - 1, // total number of blocks in this region - 0x20000, // total number of bytes per block + (0), // no attributes for this region + 0x08020000, // start address for block region + 1, // total number of blocks in this region + 0x20000, // total number of bytes per block ARRAYSIZE_CONST_EXPR(BlockRange2), BlockRange2, }, { - (0), // no attributes for this region - 0x08040000, // start address for block region - 7, // total number of blocks in this region - 0x40000, // total number of bytes per block + (0), // no attributes for this region + 0x08040000, // start address for block region + 7, // total number of blocks in this region + 0x40000, // total number of bytes per block ARRAYSIZE_CONST_EXPR(BlockRange3), BlockRange3, }, }; -const DeviceBlockInfo Device_BlockInfo = -{ - (MediaAttribute_SupportsXIP), // STM32 flash memory is XIP - 2, // UINT32 BytesPerSector - ARRAYSIZE_CONST_EXPR(BlockRegions), // UINT32 NumRegions; - (BlockRegionInfo*)BlockRegions, // const BlockRegionInfo* pRegions; +const DeviceBlockInfo Device_BlockInfo = { + (MediaAttribute_SupportsXIP), // STM32 flash memory is XIP + 2, // UINT32 BytesPerSector + ARRAYSIZE_CONST_EXPR(BlockRegions), // UINT32 NumRegions; + (BlockRegionInfo *)BlockRegions, // const BlockRegionInfo* pRegions; }; -MEMORY_MAPPED_NOR_BLOCK_CONFIG Device_BlockStorageConfig = -{ - { // BLOCK_CONFIG +MEMORY_MAPPED_NOR_BLOCK_CONFIG Device_BlockStorageConfig = { + { + // BLOCK_CONFIG { - 0, // GPIO_PIN Pin; - false, // BOOL ActiveState; + 0, // GPIO_PIN Pin; + false, // BOOL ActiveState; }, - (DeviceBlockInfo*)&Device_BlockInfo, // BlockDeviceinfo + (DeviceBlockInfo *)&Device_BlockInfo, // BlockDeviceinfo }, - { // CPU_MEMORY_CONFIG - 0, // UINT8 CPU_MEMORY_CONFIG::ChipSelect; - true, // UINT8 CPU_MEMORY_CONFIG::ReadOnly; - 0, // UINT32 CPU_MEMORY_CONFIG::WaitStates; - 0, // UINT32 CPU_MEMORY_CONFIG::ReleaseCounts; - 16, // UINT32 CPU_MEMORY_CONFIG::BitWidth; - 0x08000000, // UINT32 CPU_MEMORY_CONFIG::BaseAddress; - 0x00200000, // UINT32 CPU_MEMORY_CONFIG::SizeInBytes; - 0, // UINT8 CPU_MEMORY_CONFIG::XREADYEnable - 0, // UINT8 CPU_MEMORY_CONFIG::ByteSignalsForRead - 0, // UINT8 CPU_MEMORY_CONFIG::ExternalBufferEnable + { + // CPU_MEMORY_CONFIG + 0, // UINT8 CPU_MEMORY_CONFIG::ChipSelect; + true, // UINT8 CPU_MEMORY_CONFIG::ReadOnly; + 0, // UINT32 CPU_MEMORY_CONFIG::WaitStates; + 0, // UINT32 CPU_MEMORY_CONFIG::ReleaseCounts; + 16, // UINT32 CPU_MEMORY_CONFIG::BitWidth; + 0x08000000, // UINT32 CPU_MEMORY_CONFIG::BaseAddress; + 0x00200000, // UINT32 CPU_MEMORY_CONFIG::SizeInBytes; + 0, // UINT8 CPU_MEMORY_CONFIG::XREADYEnable + 0, // UINT8 CPU_MEMORY_CONFIG::ByteSignalsForRead + 0, // UINT8 CPU_MEMORY_CONFIG::ExternalBufferEnable }, - 0, // UINT32 ChipProtection; - 0, // UINT32 ManufacturerCode; - 0, // UINT32 DeviceCode; + 0, // UINT32 ChipProtection; + 0, // UINT32 ManufacturerCode; + 0, // UINT32 DeviceCode; }; -BlockStorageDevice Device_BlockStorage; +BlockStorageDevice Device_BlockStorage; diff --git a/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/serialcfg.h b/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/serialcfg.h index 07b8bbd3ac..824236eb8c 100644 --- a/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/serialcfg.h +++ b/targets/ChibiOS/ST_NUCLEO144_F767ZI/common/serialcfg.h @@ -6,10 +6,9 @@ #ifndef SERIALCFG_H #define SERIALCFG_H -// define which serial driver the Wire Protocol will be using -#define SERIAL_DRIVER SD3 +// define which serial driver the Wire Protocol will be using +#define SERIAL_DRIVER SD3 -#endif /* SERIALCFG_H */ +#endif /* SERIALCFG_H */ /** @} */ - diff --git a/targets/ChibiOS/ST_NUCLEO144_F767ZI/mbedtls_config.h b/targets/ChibiOS/ST_NUCLEO144_F767ZI/mbedtls_config.h index f70dd41e40..e2c2fff627 100644 --- a/targets/ChibiOS/ST_NUCLEO144_F767ZI/mbedtls_config.h +++ b/targets/ChibiOS/ST_NUCLEO144_F767ZI/mbedtls_config.h @@ -25,7 +25,7 @@ // #define MBEDTLS_VERSION_C // uncomment the defines below to enable static memory allocation feature -#if 0 +#if 0 #define MBEDTLS_MEMORY_BUFFER_ALLOC_C #define MBEDTLS_PLATFORM_MEMORY #endif @@ -35,7 +35,7 @@ #define MBEDTLS_PLATFORM_PRINTF_MACRO LCD_UsrLog #endif -// uncomment the defines bellow to generate debug output +// uncomment the defines bellow to generate debug output // set below the threshold level for debug messages // check Mbed TLS mbedtls/debug.h header for details. // Debug levels: