Skip to content

Latest commit

 

History

History

CSE3016

Folders and files

NameName
Last commit message
Last commit date

parent directory

..
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

컴퓨터공학실험II (CSE3016)

  • 연도: 2020
  • 분반: 01
  • 교수: 김주호 교수님
  • 비고: 실험 수업 특성상, 모든 수업은 TA가 진행합니다.

Verilog를 이용해서 FPGA에 논리 회로를 구현하는 실험 과목입니다.

Warning

이 리포지토리에 있는 파일은 이미 여러번 재사용된 적이 있는 파일입니다. 대부분 이전에 만든 모듈을 재사용하는 방식으로 구현되어 있는데, 채점 기준에 따라 이러한 구현 방식을 제한하는 경우가 있다는 제보가 있습니다. 코드를 참고하실 때 이 점 유의하세요.